[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，包括：提供衬底；在所述衬底上形成栅极结构；在所述栅极结构两侧衬底内形成源漏掺杂层；在所述源漏掺杂层上形成第一导电结构；在所述栅极结构顶部和所述第一导电结构上形成开口；在所述开口内形成与所述第一导电结构电绝缘的第二导电结构，能够有效降低所述第一导电结构和所述第二导电结构之间的间距，进而提升最终形成的半导体结构的元件的集成度。另外，通过在所述开口内形成绝缘层，利用所述绝缘层的电学隔离能够有效避免所述第一导电结构和所述第二导电结构之间发生短接，以此提升最终形成的半导体结构的电学性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展，例如以闪存作为数码相机、笔记本电脑或平板电脑等电子设备中的存储器件。因此，降低闪存单元的尺寸，并以此降低闪存存储器的成本是技术发展的方向之一。对于所述或非门电擦除隧穿氧化层闪存存储器来说，能够采用自对准电接触(Self-Align Contact)工艺制作源区和漏区表面的导电结构，以此能够满足制作更小尺寸的闪存存储器的需求。

然而，即使采用自对准电接触工艺制作源区或漏区表面的导电结构，所形成的半导体结构的性能仍有待提升。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，能够有效提升最终形成的半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构，包括：衬底；位于所述衬底上的栅极结构，所述栅极结构沿第一方向延伸；位于所述栅极结构两侧衬底内的源漏掺杂层；位于所述源漏掺杂层上的第一导电结构；位于所述栅极结构顶部和所述第一导电结构上的开口，所述开口沿第二方向延伸，且所述第一方向与所述第二方向不同；位于所述开口内与所述第一导电结构电绝缘的的第二导电结构，所述第二导电结构与所述栅极结构接触。

可选的，所述开口沿所述第二方向贯穿两侧的所述第一导电结构。

可选的，所述开口沿所述第二方向不贯穿两侧的所述第一导电结构。

可选的，所述栅极结构的数量包括若干条，所述第一导电结构位于相邻的所述栅极结构之间，且所述第一导电结构沿所述第一方向延伸。

可选的，所述栅极结构包括：栅介质层、位于所述栅介质层上的栅极层、位于所述栅极层上的保护层、以及位于所述栅极层和所述保护层两侧的侧墙；所述第一导电结构位于部分所述保护层的顶部表面，且所述第一导电结构与所述侧墙相接触。

可选的，所述第一导电结构的深宽比为1:1～2:1。

可选的，所述第二导电结构的深宽比为0.5:1～2:1。

可选的，所述衬底包括基底以及位于所述基底上的若干相互分立的鳍部，所述鳍部沿所述第二方向延伸；所述栅极结构横跨所述鳍部，且所述栅极结构覆盖所述鳍部的部分侧壁和顶部表面；所述源漏掺杂层位于所述栅极结构两侧的所述鳍部内。

可选的，还包括：位于所述衬底上的隔离结构，所述隔离结构覆盖部分所述鳍部的侧壁。

可选的，还包括：位于所述衬底上的第一介质层，所述第一介质层覆盖所述栅极结构和所述源漏掺杂层，且所述第一介质层暴露出所述栅极结构的顶部表面；位于所述第一介质层上的第二介质层，所述第一导电结构位于所述第一介质层和所述第二介质层内，所述开口还位于所述第一介质层和所述第二介质层内，且所述第二介质层暴露出所述第一导电结构和所述第二导电结构的顶部表面。

可选的，所述第一导电结构的材料包括金属，所述金属包括钨。

可选的，所述第二导电结构的材料包括金属，所述金属包括钨。

可选的，还包括：位于所述开口内的绝缘层，所述绝缘层位于所述第一导电结构和所述第二导电结构之间。