[发明专利]半导体封装

说明书

本申请公开一种半导体封装，包含第一芯片和第二芯片，并排在载体基板上。第一芯片在邻近第二芯片的第一侧边上设置有高速信号接垫，第二芯片包含重布线层，重布线层在邻近第一芯片的第二侧边上设置有数据(DQ)接垫，多条第一打线，直接电连接该多个高速信号接垫至该多个DQ接垫。第二芯片的重布线层，相对于第二侧边的第三侧边上，设置有第一指令/地址(CA)接垫以及对应于第一CA接垫的多个虚设接垫，该多个虚设接垫经由重布线层的内部连接连接至设置于第二芯片的第四侧边上的第二CA接垫。

技术领域

本发明是有关于半导体封装技术领域，更具体地说，本发明是有关于一种系统级封装(System-in-Package，SiP)。

背景技术

随着便携式电子设备变得更小，电子设备中的半导体封装的尺寸也必须减小。为了实现这一点，系统级封装(SiP)技术被广泛使用，因为它可以增加半导体封装的容量。

以电视芯片为例，通常在系统级封装中至少会有系统单芯片和内存芯片，例如，低压双倍数据速率LPDDR动态随机存取内存(DRAM)芯片或已知合格晶粒(known-good-die或kgd)，而由于DRAM芯片上的接垫排列是固定规格，故通常需要额外形成重布线层(redistribution layer或RDL)以因应不同电视芯片的效能需求。

然而，过去针对不同的电视芯片的DRAM芯片上需有不同的重布线层设计的作法，会让成本增加，且管理上变得复杂。

发明内容

本发明的主要目的即在提供一种改良的半导体封装，可以改善上述先前技术的不足与缺点。

根据本发明实施例，其公开一种半导体封装，包含一载体基板，包含相对的一第一表面和一第二表面；一第一芯片和一第二芯片，以并排方式安装在该载体基板的该第一表面上，其中该第一芯片在邻近该第二芯片的一第一侧边上设置有多个高速信号接垫，该第二芯片包含一重布线层，该重布线层在邻近该第一芯片的一第二侧边上设置有多个数据(DQ)接垫，在相对于该第二侧边的一第三侧边上设置有多个第一指令/地址(CA)接垫以及对应于该多个第一CA接垫的多个虚设接垫，又其中该多个虚设接垫经由该重布线层的内部连接连接至设置于邻接该第三侧边的一第四侧边上的多个第二CA接垫；以及多条第一打线，直接电连接该多个高速信号接垫至该多个数据(DQ)接垫。

根据本发明实施例，其中该半导体封装另包含多条第二打线，直接电连接该多个第一CA接垫至该多个虚设接垫。

根据本发明实施例，其中该半导体封装另包含多条第三打线，直接电连接该多个第二CA接垫至该载体基板的该第一表面上相应的金手指。

根据本发明实施例，其中该第二芯片在该第四侧边上设置有多个电源或接地(P/G)接垫。

根据本发明实施例，其中另包含多条第四打线，直接电连接该多个P/G接垫至该载体基板的该第一表面上相应的金手指。

根据本发明实施例，其中部分该多条第四打线与部分该多条第三打线构成GSG或GSSG打线组态。

根据本发明实施例，其中各该多个第一CA接垫与各该多个虚设接垫的距离小于200微米。

根据本发明实施例，其中各该多个第一CA接垫与各该多个虚设接垫的距离介于100-200微米之间。

根据本发明实施例，其中该第一芯片和该第二芯片是以黏着层固定在该载体基板的该第一表面上。

根据本发明实施例，其中该载体基板的该第二表面上设置有多个焊球，其中该多个焊球为球型格栅数组锡球。

根据本发明实施例，其中该第一芯片包含系统单芯片，该第二芯片包含内存芯片。

根据本发明实施例，其中在该载体基板的该第一表面上，另设置有多个被动组件。