[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，其特征在于，包括：

衬底（14），所述衬底（14）包括沟槽（11）、源区（12）、漏区（13）以及沟道区，所述沟槽（11）包括沟槽侧壁（111）和沟槽底壁（112）；

栅氧化层（20），所述栅氧化层（20）设置在所述沟槽（11）内，所述栅氧化层（20）包括凹槽（21）；

栅电极（30），所述栅电极（30）设置在所述凹槽（21）内；

注入区（40），所述注入区（40）位于所述沟槽底壁（112）的至少一侧，且所述注入区（40）的至少部分相对于所述源区（12）更靠近所述漏区（13），以使所述沟道区靠近所述注入区（40）的部分的阈值电压小于远离所述注入区（40）的部分的阈值电压，所述注入区（40）设置在所述栅氧化层（20）和所述栅电极（30）中的至少之一内，其中，所述注入区（40）为低功函数区。

2.根据权利要求1所述的半导体器件，其特征在于，所述沟槽底壁（112）具有底端（113），所述注入区（40）沿所述沟槽底壁（112）的延伸方向延伸，所述注入区（40）位于所述底端（113）靠近所述漏区（13）的一侧。

3.根据权利要求1所述的半导体器件，其特征在于，所述源区（12）和所述漏区（13）之间的所述沟道区的长度为A，所述注入区（40）的长度为B，其中，10B≤A≤12 B。

4.根据权利要求1所述的半导体器件，其特征在于，所述栅电极（30）均设置在所述凹槽（21）内，所述半导体器件还包括：

覆盖层（50），所述覆盖层（50）设置在所述栅电极（30）上，且位于所述凹槽（21）内。

5.根据权利要求1所述的半导体器件，其特征在于，所述衬底（14）为P型衬底，所述源区（12）和所述漏区（13）均为N型离子掺杂区。

6.根据权利要求1所述的半导体器件，其特征在于，所述栅电极（30）为多个，相邻两个所述栅电极（30）之间共用一个所述漏区（13）。

7.根据权利要求1所述的半导体器件，其特征在于，所述低功函数区包括低功函数材料，所述低功函数材料的功函数小于4.55eV。

8.根据权利要求7所述的半导体器件，其特征在于，所述低功函数材料的功函数大于3.8eV。

9.根据权利要求1至6中任一项所述的半导体器件，其特征在于，所述注入区（40）设置在所述衬底（14）内；

其中，所述注入区（40）为所述衬底（14）的反态掺杂区。

10.根据权利要求9所述的半导体器件，其特征在于，所述反态掺杂区与所述栅氧化层（20）相接触，所述反态掺杂区包括磷离子和砷离子中的至少之一。

11.根据权利要求1至6中任一项所述的半导体器件，其特征在于，所述沟槽底壁（112）的两侧均设置有所述注入区（40）；

其中，所述栅氧化层（20）和所述栅电极（30）中的至少之一内设置的所述注入区（40）为低功函数区；所述衬底（14）内设置的所述注入区（40）为所述衬底（14）的反态掺杂区。