[发明专利]半导体结构及其制造方法

说明书

本公开实施例提供半导体结构及半导体结构的制造方法。半导体结构包含基底、基底上的晶体管、和隔离结构。晶体管包含基底上的外延区，外延区具有第一侧边界和相对于第一侧边界的第二侧边界。外延区的第一侧边界顺应于隔离结构的侧壁。

技术领域

本发明实施例涉及半导体结构及其制造方法，特别涉及半导体结构的隔离结构及其制造方法。

背景技术

典型的半导体制造制程包含多个步骤。举例而言，微影是显着影响半导体结构的设计与后续制造制程的重要步骤。微影的基本原理与底片摄影相似。将光遮罩的图案通过高精准度的微影设备投影至晶圆表面上，晶圆表面上涂布一层光敏感的化学化合物，例如，光刻胶。由于复杂的制程和技术限制，需要保留用于进行微影的空间，因此制程限制局限了装置尺寸。

发明内容

本发明实施例提供半导体结构。此半导体结构包含基底、位于基底上的晶体管、以及隔离结构。晶体管包含位于基底上的外延区，其中外延区具有第一侧边界和相对于第一侧边界的第二侧边界，外延区的第一侧边界顺应于隔离结构的侧壁。

本发明实施例提供半导体结构。此半导体结构包含基底、沿着第一方向延伸于基底之上的多个鳍结构、沿着第一方向延伸于基底之上且交替设置于鳍结构之间的多个低介电常数隔离条状物、设置于低介电常数隔离条状物上的多个高介电常数隔离区段、以及围绕低介电常数隔离条状物和高介电常数隔离区段的多个栅极结构。

本发明实施例提供半导体结构的制造方法。此方法包含形成多个鳍结构沿着第一方向延伸于基底之上，形成低介电常数隔离条状物于基底之上，低介电常数隔离条状物沿着第一方向延伸于鳍结构之间，以及形成高介电常数隔离条状物于低介电常数隔离条状物的顶端上。

附图说明

通过以下的详细描述配合说明书附图，可以更加理解本发明实施例的内容。需强调的是，根据产业上的标准惯例，许多部件(feature)仅用于说明目的，并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地增加或减少。

图1是根据本发明一些实施例的流程图，显示制造半导体结构的方法的各种步骤。

图2至图27是根据本发明一些实施例的示意图，显示半导体结构的形成方法的一或多个步骤。

图28至图30是根据本发明一些实施例的剖面示意图，沿着图27所示的线B1-B1’、C1-C1’和D1-D1’切割。

图31至图38是根据本发明一些实施例的示意图，显示半导体结构的形成方法的一或多个步骤。

图39至图41是根据本发明一些实施例的剖面示意图，沿着图38所示的线B2-B2’、C2-C2’和D2-D2’切割。

图42至图49是根据本发明一些实施例的示意图，显示半导体结构的形成方法的一或多个步骤。

图50至图51是根据本发明一些实施例的剖面示意图，沿着图49所示的线B3-B3’和C3-C3’切割。

图52至图55是根据本发明一些实施例的示意图，显示半导体结构的形成方法的一或多个步骤。

图56至图57是根据本发明一些实施例的剖面示意图，沿着图55所示的线B4-B4’和C4-C4’切割。

图58至图61是根据本发明一些实施例的示意图，显示半导体结构的形成方法的一或多个步骤。

图62至图63是根据本发明一些实施例的剖面示意图，沿着图61所示的线B5-B5’和C5-C5’切割。

图64至图65是根据本发明一些实施例的示意图，显示半导体结构的形成方法的一或多个步骤。

图66至图67是根据本发明一些实施例的剖面示意图，沿着图65所示的线B6-B6’和C6-C6’切割。