[发明专利]半导体结构及其制备方法和三维存储器件

说明书

本发明提供一种半导体结构及其制备方法和三维存储器件，所述半导体结构包括至少一个堆叠单元，所述堆叠单元包括：第一堆叠结构，所述第一堆叠结构中形成有贯穿所述第一堆叠结构的第一沟道孔；填孔材料层，填充于所述第一沟道孔中；第二堆叠结构，形成于所述第一堆叠结构和所述填孔材料层上；第二沟道孔，形成于所述第二堆叠结构和所述填孔材料层中，所述第二沟道孔包括贯穿所述第二堆叠结构的主体部以及延伸进入所述填孔材料层中的延伸部，所述主体部的孔径大于所述延伸部的孔径以形成台阶孔。利用本发明，可以避免进行上层沟道孔蚀刻时破坏下层沟道孔的侧壁，并且工艺步骤少，可有效节约成本。

技术领域

本发明属于半导体设计及制造领域，特别是涉及半导体结构及其制备方法和三维存储器件。

背景技术

在现有的3D NAND闪存的制备工艺过程中需要形成由牺牲层及栅间介质层交替叠置的堆叠结构，然后再将所述牺牲层去除并填充形成栅极层以得到3D NAND闪存。随着工艺的发展，为了实现更高的存储密度，3D NAND闪存中堆叠的层数也需随之显著增加，如由32层发展到64层，再到96层甚至128层等，随着3D NAND闪存中堆叠的层数的增加，所述堆叠结构一般包括多个依次叠置的子堆叠结构构成，各子堆叠结构中有贯穿其中的子沟道孔，位于相邻两个子堆叠结构中的相应子沟道孔相互连通。

在双层沟道孔的形成工艺中，需要向下蚀刻上层的子堆叠结构以形成上沟道孔，由于上层沟道孔的倾斜或者上下两层沟道孔的对准度偏差会造成上下层沟道孔的错位，这样在蚀刻的过程中容易破坏下层沟道孔的侧壁，影响后续器件的性能。

因此，如何提供一种半导体结构及其制备方法，以解决现有技术上述问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构及其制备方法和三维存储器件，用于解决现有技术中双层沟道孔形成工艺中，在进行上层沟道孔蚀刻过程中破坏下层沟道孔的侧壁的技术问题。

为实现上述目的及其他相关目的，本发明提供一种半导体结构，所述半导体结构包括至少一个堆叠单元，所述堆叠单元包括：

第一堆叠结构，所述第一堆叠结构中形成有贯穿所述第一堆叠结构的第一沟道孔；

填孔材料层，填充于所述第一沟道孔中；

第二堆叠结构，形成于所述第一堆叠结构和所述填孔材料层上；

第二沟道孔，形成于所述第二堆叠结构和所述填孔材料层中，所述第二沟道孔包括贯穿所述第二堆叠结构的主体部以及延伸进入所述填孔材料层中的延伸部，所述主体部的孔径大于所述延伸部的孔径以形成台阶孔。

在一实施例中，所述填孔材料层上表面与所述第一堆叠结构上表面平齐。

在一实施例中，所述第一堆叠结构和所述第二堆叠结构之间包含连接层，所述连接层形成有与所述第一沟道孔对应的贯通孔，所述填孔材料层填充于所述第一沟道孔和所述贯通孔中，且所述填孔材料层上表面与所述连接层上表面平齐。

在一实施例中，所述连接层的材料包括二氧化硅。

在一实施例中，所述延伸部的深度大于所述连接层的厚度。

在一实施例中，所述半导体结构包括多个堆叠单元，多个堆叠单元之间通过连接层连接。

在一实施例中，所述延伸部的上部具有圆弧倒角结构。

在一实施例中，所述第二沟道孔的所述主体部与所述延伸部同轴设置。

在一实施例中，所述第一堆叠结构、所述第二堆叠结构包括交替叠置的牺牲层及绝缘介质层。

在一实施例中，所述绝缘介质层的材料包括二氧化硅，所述牺牲层的材料包括氮化硅。