[发明专利]半导体装置制造方法在审
申请号: | 201980070246.7 | 申请日: | 2019-10-18 |
公开(公告)号: | CN112956020A | 公开(公告)日: | 2021-06-11 |
发明(设计)人: | 辻直子 | 申请(专利权)人: | 株式会社大赛璐 |
主分类号: | H01L25/065 | 分类号: | H01L25/065;H01L25/07;H01L25/18 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 杨薇 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 制造 方法 | ||
1.一种半导体装置制造方法,该方法包括:
晶片层叠体形成工序,形成各自具有层叠结构的至少两个晶片层叠体,所述层叠结构包含各自具有元件形成面及与其相反的背面的多个晶片,且在相邻的两个晶片中以一个晶片的元件形成面与另一个晶片的背面相对的方式取向;
电极形成工序,在各晶片层叠体中形成贯通电极,所述贯通电极从所述晶片层叠体中位于层叠方向的一端且相邻晶片位于背面侧的第1晶片的元件形成面侧至超过位于另一端的第2晶片的元件形成面的位置,贯穿着该晶片层叠体内而延伸;
电极端部露出化工序,通过对经过所述电极形成工序后的各晶片层叠体中的所述第2晶片的背面侧进行磨削而将该第2晶片薄化,使所述贯通电极在该背面侧露出;以及
多层化工序,将经过所述电极端部露出化工序后的至少两个晶片层叠体层叠并接合,同时在该晶片层叠体间将贯通电极电连接。
2.根据权利要求1所述的半导体装置制造方法,其中,
所述电极形成工序包括:
在所述晶片层叠体中形成从所述第1晶片的元件形成面侧延伸至超过所述第2晶片的元件形成面的位置的开口部的工序;以及
在该开口部内填充导电材料的工序。
3.根据权利要求1或2所述的半导体装置制造方法,其中,
在所述多层化工序中,进行作为接合对象的一个晶片层叠体中的第1晶片的元件形成面侧与另一个晶片层叠体中的第1晶片的元件形成面侧的接合。
4.根据权利要求1或2所述的半导体装置制造方法,其中,
在所述多层化工序中,进行作为接合对象的一个晶片层叠体中的第1晶片的元件形成面侧与另一个晶片层叠体中的第2晶片的背面侧的接合。
5.根据权利要求1或2所述的半导体装置制造方法,其中,
在所述多层化工序中,进行作为接合对象的一个晶片层叠体中的第2晶片的背面侧与另一个晶片层叠体中的第2晶片的背面侧的接合。
6.根据权利要求1~5中任一项所述的半导体装置制造方法,其中,
所述晶片层叠体形成工序包括:
将晶片接合于具有元件形成面及与其相反的背面的基础晶片的所述元件形成面侧的工序;
通过对该晶片进行磨削而在所述基础晶片上形成薄化晶片的工序;以及
在该薄化晶片的被磨削面侧形成半导体元件的工序。
7.根据权利要求6所述的半导体装置制造方法,其中,
所述晶片层叠体形成工序进一步包括:
将晶片接合于所述基础晶片上的所述薄化晶片的元件形成面侧的工序;
通过对该晶片进行磨削而在所述基础晶片上形成薄化晶片的工序;以及
在该薄化晶片的被磨削面侧形成半导体元件的工序。
8.根据权利要求1~5中任一项所述的半导体装置制造方法,其中,
所述晶片层叠体形成工序包括:
准备具有层叠结构的加强晶片的工序,所述层叠结构包含具有元件形成面及与其相反的背面的晶片、支撑基板、以及所述晶片的所述元件形成面侧与所述支撑基板之间的临时粘接剂层;
对所述加强晶片中的所述晶片从其背面侧进行磨削而形成薄化晶片的工序;
经由粘接剂将具有元件形成面及与其相反的背面的基础晶片的所述元件形成面侧与所述加强晶片的所述薄化晶片的背面侧进行接合的接合工序;以及
将所述加强晶片中的所述支撑基板与所述薄化晶片之间的所述临时粘接剂层所形成的临时粘接状态解除,进行所述支撑基板的移除的移除工序。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社大赛璐,未经株式会社大赛璐许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201980070246.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类