[发明专利]半导体装置

说明书

本发明提供一种尤其对功率器件有用且半导体特性优异的半导体装置。一种半导体装置(例如，结势垒肖特基二极管等)，在n型半导体层与电极之间设置有多个p型半导体(例如，镁掺杂氧化镓等)，所述半导体装置的特征在于，所述n型半导体层包含具有刚玉结构的结晶性氧化物半导体(例如，α型氧化镓等)作为主成分，设置有三个以上的所述p型半导体，并且所述p型半导体埋入到所述n型半导体层中。

技术领域

本发明涉及一种作为功率器件等有用的半导体装置及具备该半导体装置的半导体系统。

背景技术

以往，已知有在半导体基板上设置有肖特基势垒电极的半导体装置，以增加反向耐压并且减小正向上升电压等为目的，对肖特基势垒电极进行了各种研究。

在专利文献1中记载了如下内容：即，通过在半导体上的中央部配置势垒高度较低的金属，并且在半导体上的周边部形成势垒高度较高的金属与半导体的肖特基接触，从而增加反向耐压，并且减小正向上升电压。

另外，还研究了肖特基电极与欧姆电极的组合，例如在专利文献2中记载了在基板上形成有由同种金属构成的肖特基电极和欧姆电极的宽带隙半导体装置，并且记载了能够通过设为这种结构而提高浪涌电流等高电流正向流动时的热破坏耐性的主旨。然而，在肖特基接合与欧姆接合的各界面的密合性及各接合之间的密合性方面存在问题，另外，还需要限制电极材料，并且还存在势垒高度根据温度而变化的问题等，从而不一定令人满意。因此，期望一种接触电阻较低、上升电压较低且温度稳定性也优异的半导体装置。

此外，在专利文献3中记载了通过短路部连接导电型护环和与肖特基电极接合的主接合部而成的半导体装置，并且记载了这种半导体装置缓和电场集中且有助于提高耐压的主旨。然而，即便设置有多个护环，也由于使其与主接合部短路，因此存在耐压反而恶化等的问题。

专利文献1：日本专利公开昭52-101970号公报

专利文献2：日本专利公开2014-78660号公报

专利文献3：日本专利公开2014-107408号公报

发明内容

本发明的目的是提供一种半导体特性优异的半导体装置。

本发明人为了实现上述目的而进行了深入研究，其结果得到如下见解：通过在n型半导体层与电极之间设置有p型半导体的半导体装置中，设为所述n型半导体层包含具有刚玉结构的结晶性氧化物半导体作为主成分，设置有三个以上的所述p型半导体，并且所述p型半导体埋入到所述n型半导体层中的结构，从而能够降低接触电阻，抑制电场集中，能够使耐压更加优异，并且发现这种半导体装置能够一举解决上述现有的问题。

另外，本发明人在得到上述见解之后，经过反复研究，完成了本发明。

即，本发明涉及以下发明。

[1]一种半导体装置，在n型半导体层与电极之间设置有多个p型半导体，所述半导体装置的特征在于，所述n型半导体层包含具有刚玉结构的结晶性氧化物半导体作为主成分，设置有三个以上的所述p型半导体，并且所述p型半导体埋入到所述n型半导体层中。

[2]根据上述[1]所述的半导体装置，其中，所述p型半导体向所述电极内突出。

[3]根据上述[1]或[2]所述的半导体装置，其中，所述结晶性氧化物半导体至少包含镓。

[4]根据上述[1]～[3]中任一项所述的半导体装置，其中，所述结晶性氧化物半导体为α-Ga₂O₃或其混晶。

[5]根据上述[1]～[4]中任一项所述的半导体装置，其中，所述p型半导体为包含选自元素周期表第13族及第9族中的一种或两种以上的金属的氧化物半导体。