[实用新型]芯片封装结构

说明书

本公开提供了一种芯片封装结构，包括：至少一个裸片，所述裸片包括裸片活性面和裸片背面；导电结构，包括晶片导电层和面板级导电层；保护层；塑封层，所述塑封层用于包封所述裸片；介电层。所述封装结构具有一系列的结构和材料特性，从而减小封装过程中的翘曲，降低裸片对位精确度需求，减小封装工艺的难度，并且使封装后的芯片具有耐久的使用周期，尤其适用于大型面板级封装及对大电通量、薄型芯片的封装。

技术领域

本公开涉及半导体技术领域，尤其涉及芯片封装结构。

背景技术

面板级封装(panel-level package)即将晶片切割分离出众多裸片，将所述裸片排布粘贴在载板上，将众多裸片在同一工艺流程中同时封装。面板级封装作为近年来兴起的技术受到广泛关注，和传统的晶片级封装(wafer-levelpackage)相比，面板级封装具有生产效率高，生产成本低，适于大规模生产的优势。

然而，面板封装在技术上存在众多壁垒，例如面板的翘曲问题；面板上的裸片对位精准度问题等。

尤其是在当今电子设备小型轻量化的趋势下，小型质薄的芯片日益受到市场青睐，然而利用大型面板封装技术封装小型质薄芯片的封装工艺难度更加不容小觑。

发明内容

本公开旨在提供一种芯片封装方法和芯片封装结构，该封装方法可以减小或消除面板封装过程中的翘曲，降低面板上的裸片精准度需求，减小面板封装工艺的难度，并且使封装后的芯片结构具有耐久的使用周期，尤其适用于大型面板级封装及对大电通量、薄型芯片的封装。

本公开提供一种芯片封装结构，包括：一个或多个裸片，所述裸片包括裸片活性面和裸片背面；导电结构，包括晶片导电层和面板级导电层；保护层；塑封层，所述塑封层用于包封所述裸片；介电层。

在一些实施例中，所述晶片导电层包括晶片导电迹线和晶片导电凸柱；所述裸片活性面包括电连接点；至少一部分所述晶片导电迹线和至少一部分所述电连接点电连接；所述晶片导电凸柱形成于所述晶片导电迹线的焊垫或连接点上。

在另一些实施例中，至少一部分所述晶片导电迹线将至少一部分所述电连接点单独引出。

在再一些实施例中，至少一部分所述晶片导电迹线将至少一部分中的多个所述电连接点彼此互连并引出。

在一些优选实施例中，所述晶片导电层包括晶片导电凸柱；所述裸片活性面包括电连接点和绝缘层；至少一部分所述晶片导电凸柱和至少一部分所述电连接点电连接。

在一些优选实施例中，所述面板级导电层包括导电迹线和/或导电凸柱；所述面板级导电层和所述晶片导电凸柱电连接；所述面板级导电层为一层或多层。

在一些优选实施例中，最靠近所述裸片活性面的所述导电迹线的至少一部分形成在塑封层正面并延伸至封装体的边缘。

在一些优选实施例中，所述裸片背面从所述塑封层暴露。

在一些优选实施例中，介电层的表面对应于所述导电层的位置处具有凹槽。

在一些优选实施例中，所述封装结构包括多个裸片，所述多个裸片之间根据产品设计进行电连接。

在一些实施例中，所述保护层的杨氏模量为以下任一数值范围或数值：1000～20000MPa、1000～10000MPa、4000～8000MPa、1000～7000MPa、4000～7000MPa、5500MPa。

在另一些实施例中，所述保护层的材料为有机/无机复合材料。

在又一些实施例中，所述保护层的厚度为以下任一数值范围或数值：15～50μm、20～50μm、35μm、45μm、50μm。