[发明专利]半导体制作方法

说明书

本发明提供了一种半导体制作方法，包括：提供一衬底；在所述衬底上形成遂穿氧化层；刻蚀所述遂穿氧化层形成和所述衬底形成浅沟槽隔离结构；在所述浅沟槽隔离结构和所述遂穿氧化层上形成浮栅；在所述浮栅上形成ONO层；使用酸刻蚀所述ONO层；在剩余的所述ONO层形成控制栅。在本发明提供的半导体制作方法中，通过使用酸进行湿法刻蚀的方式，轻松去除了ONO层的氮化层，降低刻蚀过刻蚀带来的影响，实现清除干净ONO层侧壁的作用，防止出现篱笆和小孔的缺陷。

技术领域

本发明涉及半导体技术领域，尤其是涉及一种半导体制作方法。

背景技术

二维平面NAND闪存进入到20纳米节点时，控制栅极和浮栅的刻蚀工艺是产品开发中最复杂的工艺流程，该步工艺会从上到下刻蚀超过10层的不同f i lm组合，同时两个方向是不同的三位形貌。该步工艺开发是业界对机台要求最高，过程管控最精密的工艺流程，受NAND的结构影响，该工艺最复杂的是平衡各步刻蚀过程，同时让蚀刻停止在遂穿氧化层上面，现有技术中，在刻蚀过程中容易出现篱笆和小孔这两种最致命问题，最后出现漏电的问题。

发明内容

本发明的目的在于提供一种半导体制作方法，使得制作后的半导体不会出现“篱笆”形状的残留，并且防止在遂穿氧化层和硅中出现小孔的现象。

为了达到上述目的，本发明提供了一种半导体制作方法，包括：

提供一衬底；

在所述衬底上形成遂穿氧化层；

刻蚀所述遂穿氧化层形成和所述衬底形成浅沟槽隔离结构；

在所述浅沟槽隔离结构和所述遂穿氧化层上形成浮栅；

在所述浮栅上形成ONO层；

使用酸刻蚀所述ONO层；

在剩余的所述ONO层形成控制栅。

可选的，在所述的半导体制作方法中，所述形成浮栅的方法包括：在所述浅沟槽隔离结构和所述遂穿氧化层上形成浮栅层，刻蚀所述浮栅层露出所述浅沟槽隔离结构的表面形成浮栅。

可选的，在所述的半导体制作方法中，所述ONO层为二氧化硅-氮化硅-二氧化硅三层组合。

可选的，在所述的半导体制作方法中，所述酸选取SC1或SC2。

可选的，在所述的半导体制作方法中，所述酸的热度为60度～70度。

可选的，在所述的半导体制作方法中，使用酸刻蚀所述ONO层的方法包括：使用酸刻蚀ONO层露出所述浅沟槽隔离结构的表面。

可选的，在所述的半导体制作方法中，形成所述控制栅后，所述半导体制作方法还包括：在所述控制栅上形成一掩膜层，在所述掩膜层上形成正硅酸乙酯层。

可选的，在所述的半导体制作方法中，所述掩膜层的材料为氮化硅。

可选的，在所述的半导体制作方法中，所述遂穿氧化层的材料为二氧化硅。

可选的，在所述的半导体制作方法中，所述浮栅和所述控制栅的材料为多晶硅。

在本发明提供的半导体制作方法中，通过使用酸进行湿法刻蚀的方式，轻松去除了ONO层的氮化层，降低刻蚀过刻蚀带来的影响，实现清除干净ONO层侧壁的作用，防止出现篱笆和小孔的缺陷。

附图说明

图1是本发明实施例的半导体制作方法的流程图；

图2至图6是本发明实施例的半导体制作方法的剖面图；