[发明专利]三维半导体存储器件及其制造方法

说明书

公开了三维半导体存储器件及其制造方法。可以提供一种三维半导体存储器件，包括：衬底，包括单元阵列区和连接区；电极结构，包括交替堆叠在衬底上的多个电极和多个介电层，电极结构在连接区上具有阶梯部分；蚀刻停止结构，在电极结构的阶梯部分上；以及多个接触插塞，在连接区上，接触插塞穿透蚀刻停止结构并且分别连接到电极的对应焊盘部分。蚀刻停止结构可以包括蚀刻停止图案和水平介电层，水平介电层具有均匀的厚度并且覆盖蚀刻停止图案的顶表面和底表面。

相关申请的交叉引用

本申请要求于2018年11月12日在韩国知识产权局提交的 No.10-2018-0138049韩国专利申请的优先权，其全部内容通过引用合 并于此。

技术领域

本发明构思涉及半导体器件和/或其制造方法，更具体地，涉及高 度集成的三维半导体存储器件和/或其制造方法。

背景技术

半导体器件已经高度集成，以满足客户对高性能和低制造成本的 需求。由于半导体器件的集成是决定产品价格的重要因素，因此对高 集成度的需求日益增加。因此，已经提出了其中存储器单元是三维地 布置的三维半导体存储器件。

发明内容

本发明构思的一些示例实施例提供了具有增加的集成度的三维半 导体存储器件和/或其制造方法。

根据本发明构思的示例实施例，一种三维半导体存储器件可以包 括：衬底，包括单元阵列区和连接区；电极结构，包括交替地堆叠在 衬底上的多个电极和多个介电层，电极结构在连接区上具有阶梯部分； 蚀刻停止结构，在阶梯部分上；以及多个接触插塞，在连接区上，所 述多个接触插塞穿透蚀刻停止结构并且分别连接到电极的对应焊盘部 分。蚀刻停止结构可以包括蚀刻停止图案和水平介电层，水平介电层 具有均匀的厚度并且覆盖蚀刻停止图案的顶表面和底表面。

根据本发明构思的示例实施例，一种三维半导体存储器件可以包 括：衬底，包括单元阵列区和连接区；电极结构，包括沿垂直于衬底 的顶表面的第一方向交替地堆叠的多个电极和多个介电层，电极结构 沿平行于衬底的顶表面的第二方向延伸，电极结构在连接区上具有阶 梯部分；蚀刻停止图案，覆盖阶梯部分；以及公共源极插塞，沿第一 方向穿透电极结构并沿第二方向延伸。公共源极插塞的侧壁与蚀刻停 止图案的侧壁之间的第一距离可以不同于公共源极插塞的侧壁与电极 的侧壁之间的第二距离。

根据本发明构思的示例实施例，一种三维半导体存储器件可以包 括：衬底，包括单元阵列区和连接区；电极结构，包括交替地堆叠在 衬底上的多个电极和多个介电层，电极结构在连接区上具有阶梯部分； 蚀刻停止结构，覆盖阶梯部分；以及多个接触插塞，在连接区上，接 触插塞穿透蚀刻停止结构并且分别连接到电极的对应焊盘部分。蚀刻 停止结构可以包括蚀刻停止图案，所述蚀刻停止图案包括与介电层的 介电材料不同的介电材料，并且在其中具有沿阶梯部分限定的界面。

根据本发明构思的示例实施例，一种三维半导体存储器件可以包 括：衬底，包括单元阵列区和连接区；电极结构，包括交替地堆叠在 衬底上的多个电极和多个介电层，电极结构在连接区上具有阶梯部分； 水平阻挡介电层，覆盖电极的顶表面和底表面二者；蚀刻停止结构， 在阶梯部分上；以及多个接触插塞，在连接区上，接触插塞穿透蚀刻 停止结构并且分别连接到电极的对应焊盘部分。蚀刻停止结构可以包 括蚀刻停止图案和水平介电层，水平介电层覆盖蚀刻停止图案的顶表 面和底表面二者，并且包括与水平阻挡介电层的材料相同的材料。

根据本发明构思的示例实施例，一种制造三维半导体存储器件的 方法可以包括：设置包括单元阵列区和连接区的衬底；在衬底上形成 模制结构，模制结构包括交替地彼此堆叠的多个牺牲层和多个介电层， 模制结构在连接区上具有阶梯部分；形成焊盘牺牲层以共形地覆盖模 制结构的阶梯部分；用电极替换牺牲层；以及用蚀刻停止层替换焊盘 牺牲层。

一些示例实施例的细节包括在说明书和附图中。

附图说明