[发明专利]碳化硅肖特基二极管及其制备方法

说明书

本公开提供一种碳化硅肖特基二极管及其制备方法。该二极管包括：第一导电类型碳化硅衬底、位于所述衬底上方的第一导电类型漂移层、位于所述漂移层上方的第二导电类型阻挡层和位于所述阻挡层上方的第一导电类型过渡层，所述过渡层包括用于设置所述肖特基二极管的结势垒区和位于所述结势垒区两侧的结终端保护区。本公开通过在SiC JBS漂移层上形成导电类型相反的碳化硅阻挡层，在不增加正向导通电阻的前提下，解决了SiC JBS反向漏电过大的问题，特别是反向偏压低电压时，肖特基反向漏电随电压增长而快速增大的问题。

技术领域

本公开涉及半导体器件技术领域，具体涉及一种碳化硅肖特基二极管及其制备方法。

背景技术

肖特基势垒二极管(Schottky Barrier Diode，简称SBD)不是利用P型半导体与N型半导体接触形成PN结原理制作的，而是利用金属与半导体接触形成的金属-半导体结原理制作的，是一种热载流子二极管，具有正向压降低、反向恢复时间短等优点。碳化硅材料(SiC)，具有禁带宽度大、击穿电场高、饱和电子漂移速率高、热导率高、化学性质稳定等特点。碳化硅肖特基势垒二极管(简称SiC SBD)，结合了SiC和SBD的优点，具有高关断电压、响应速度快、低开关损耗等特点，成为目前技术成熟度最好的SiC功率器件，得到应用的广泛认可。但由于碳化硅材料的表面缺陷、肖特基接触的金属穿刺等问题，导致现有的SiCSBD反向漏电过大，达到几十微安数量级。

而碳化硅结势垒肖特基二极管(SiC Junction Barrier Schottky,简称SiC JBS)利用PN结的空间电荷区扩展保护肖特基结，使得降低SiC表面肖特基接触漏电降低，但是当二极管阴极电压较低时(如＜200V)，SiC JBS的PN结的空间电荷区尚未完全连通，无法有效保护肖特基结，使得阴极电压较低时的肖特基反向漏电随电压增大而快速增大。

发明内容

本申请提供了一种碳化硅肖特基二极管及其制备方法，以解决SiC JBS反向漏电过大的问题，特别是反向偏压低电压时，肖特基反向漏电随电压增长而快速增大的问题。

本公开的第一方面，提供一种碳化硅肖特基二极管，包括：

第一导电类型碳化硅衬底；

位于所述衬底上方的第一导电类型漂移层；

位于所述漂移层上方的第二导电类型阻挡层；

位于所述阻挡层上方的第一导电类型过渡层，所述过渡层包括用于设置肖特基二极管的结势垒区和位于所述结势垒区两侧的结终端保护区。

根据本公开的实施例，优选地，所述阻挡层的厚度小于或等于碳化硅电子平均自由程的1/2。

根据本公开的实施例，优选地，所述阻挡层的掺杂浓度大于所述漂移层的掺杂浓度至少一个数量级。

根据本公开的实施例，优选地，在所述结势垒区内，通过在所述过渡层内设置多个彼此间隔的第二导电类型的第一掺杂区而形成肖特基二极管。

根据本公开的实施例，优选地，在所述结终端保护区内，所述过渡层内包括多个彼此间隔的第二导电类型的第二掺杂区。

根据本公开的实施例，优选地，每个所述第一掺杂区的上表面与所述过渡层的上表面相平齐，且每个所述第一掺杂区的厚度小于所述过渡层的厚度。

根据本公开的实施例，优选地，每个所述第一掺杂区的下表面与所述阻挡层的上表面之间的距离为空间电荷区宽度的0.5倍至2.0倍。

根据本公开的实施例，优选地，所述第一导电类型为N型时，所述第二导电类型为P型，或者

所述第一导电类型为P型时，所述第二导电类型为N型。

根据本公开的实施例，优选地，所述二极管还包括：

位于所述衬底下方的阴极；