[发明专利]半导体器件和形成半导体器件的方法

说明书

半导体器件包括密封第一集成电路管芯和第二集成电路管芯的模塑料；位于模塑料、第一集成电路管芯和第二集成电路管芯上方的介电层；以及位于介电层上方并且将第一集成电路管芯电连接到第二集成电路管芯的金属化图案。金属化图案包括多条导线。多条导线中的每条导线从金属化图案的第一区域穿过金属化图案的第二区域连续延伸至金属化图案的第三区域；并且在金属化图案的第二区域中具有相同类型的制造异常。本发明的实施例还涉及形成半导体器件的方法。

技术领域

本发明的实施例涉及半导体器件和形成半导体器件的方法。

背景技术

由于各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断改进，半导体工业经历了快速增长。在大多数情况下，集成密度的改进是由于最小部件尺寸的重复减小，这允许将更多组件集成到给定的区域。随着对缩小电子器件的需求的增长，出现了对半导体管芯的更小且更具创造性的封装技术的需求。这种封装系统的实例是叠层封装(PoP)技术。在PoP器件中，顶部半导体封装件堆叠件在底部半导体封装件的顶部上，以提供高水平的集成度和组件密度。PoP技术通常能够在印刷电路板(PCB)上生产具有功能增强和占用面积小的半导体器件。

发明内容

本发明的实施例提供了一种半导体器件，包括：模塑料，密封第一集成电路管芯和第二集成电路管芯；介电层，位于所述模塑料、所述第一集成电路管芯和所述第二集成电路管芯上方；以及金属化图案，位于所述介电层上方并且将所述第一集成电路管芯电连接到所述第二集成电路管芯，其中，所述金属化图案包括多条导线，并且其中，所述多条导线中的每条导线：从所述金属化图案的第一区域穿过所述金属化图案的第二区域连续延伸至所述金属化图案的第三区域；以及在所述金属化图案的第二区域中具有相同类型的制造异常。

本发明的另一实施例提供了一种形成半导体器件的方法，包括：将第一集成电路管芯和第二集成电路管芯密封在模塑料中；在所述第一集成电路管芯、所述第二集成电路管芯和所述模塑料上方沉积晶种层；在所述晶种层上方沉积光刻胶；对所述光刻胶的第一图案化区域实施第一曝光工艺以限定第一曝光区域；在实施所述第一曝光工艺后，对所述光刻胶的第二图案化区域实施第二曝光工艺，以限定第二曝光区域，其中，所述第一图案化区域与所述第二图案化区域在拼接区域中重叠；显影所述光刻胶以限定从所述第一图案区域穿过所述拼接区域延伸到所述第二图案区域的第一开口；在所述第一开口中镀导电材料，其中，所述导电材料电连接所述第一集成电路管芯和所述第二集成电路管芯；以及去除所述光刻胶。

本发明的又一实施例提供了一种形成半导体器件的方法，包括：在所述第一管芯、所述第二管芯和所述模塑料上方沉积光刻胶，其中，所述模塑料设置在所述第一管芯和所述第二管芯周围；使用所述第一光掩模掩模版对所述光刻胶的第一图案化区域实施第一曝光工艺；在实施所述第一曝光工艺之后，使用第二光掩模掩模版对所述光刻胶的第二图案化区域实施第二曝光工艺，其中，所述第一图案化区域和所述第二图案化区域在拼接区域中重叠，其中，实施所述第一曝光工艺包括将所述第一光掩模掩模版的第一三角形开口放置在所述拼接区域正上方，并且其中，实施所述第二曝光工艺包括将所述第二光掩模掩模版的第二三角形开口放置在所述拼接区域正上方；显影所述光刻胶以在所述光刻胶中形成第三开口，其中，所述第三开口从所述第一图案区域穿过所述拼接区域延伸到所述第二图案化区域；以及在所述第三开口中电导电材料，其中，所述导电材料将所述第一管芯电连接到所述第二管芯。

附图说明

当结合附图进行阅读时，从以下详细描述可以最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图3、图4A、图4B、图5至图10、图11A、图11B、图11C、图12A、图12B和图12C示出了根据各个实施例的制造半导体封装件的中间步骤的变化视图。

图12D示出了根据各个实施例的光刻工艺的曝光强度的曲线图。