[发明专利]存储单元结构及半导体器件

说明书

本发明提供了一种存储单元结构及半导体器件，包括衬底及位于所述衬底上的若干存储单元，所述存储单元包括两个栅极结构，每个所述栅极结构包括一层叠体及围绕所述层叠体的栅介质层，所述层叠体包括顺次重叠的栅氧化层、浮栅层及控制栅层，所述栅氧化层较所述控制栅层更靠近所述衬底，其中，所述浮栅层的上下表面均呈波浪形，从而在器件尺寸缩小的同时能够保证浮栅层的面积足够，增加了浮栅层存储电子的能力，且可以利用浮栅层表面的形状使两个所述栅极结构的浮栅层相对的两端向上翘起以形成浮栅尖端，结构更加简单。

技术领域

本发明涉及半导体技术领域，尤其涉及一种存储单元结构及半导体器件。

背景技术

存储器大致可以分为两大类：易失(volatile)和非易失(non-volatile)。易失存储器在系统关闭时立即失去存储在内的信息：它需要持续的电源供应以维持数据。大部分的随机存储器(RAM)都属于此类。非易失存储器在系统关闭或无电源供应时仍能保持数据信息，其中，浮栅型闪存就是一种非易失存储器。

一般而言，浮栅型闪存都有着类似的原始单元架构，它们都有层叠的栅极结构，该栅极结构包括浮栅(或浮置栅极)和至少部分覆盖浮栅的控制栅(控制栅极)，其中，浮栅用于存储电子，控制栅通过耦合以控制浮栅中的电子的储存与释放。在浮栅型闪存中，浮栅的面积是决定存储电子的能力的因素之一。随着半导体器件尺寸的微缩，浮栅型闪存器件的尺寸越来越小，导致浮栅的面积也越来越小，不利于电子的存储。

发明内容

本发明的目的在于提供一种存储单元结构及半导体器件，在器件尺寸减小的同时能够保证浮栅的面积足够，提高器件存储电子的能力。

为了达到上述目的，本发明提供了一种存储单元结构，包括衬底及位于所述衬底上的若干存储单元，所述存储单元包括两个栅极结构，每个所述栅极结构包括一层叠体及围绕所述层叠体的栅介质层，所述层叠体包括顺次重叠的栅氧化层、浮栅层及控制栅层，所述栅氧化层较所述控制栅层更靠近所述衬底，其中，所述浮栅层的上下表面均呈波浪形，且两个所述栅极结构的浮栅层相对的两端向上翘起以形成浮栅尖端。

可选的，两个所述栅极结构的浮栅层相对的两端的表面具有向上的弧形轮廓，以使所述两个所述栅极结构的浮栅层相对的两端向上翘起。

可选的，所述衬底中形成有交替排布的若干源区和若干漏区，所述栅极结构位于所述源区和所述漏区之间。

可选的，两个所述栅极结构共用所述漏区，两个所述栅极结构之间的衬底上形成有字线结构，所述字线结构与所述源区的位置相对应。

可选的，两个所述栅极结构的浮栅层的浮栅尖端均对准所述字线结构。

可选的，所述存储单元结构还包括一介质层，所述介质层位于所述衬底上，两个所述栅极结构均位于所述介质层中。

可选的，所述介质层中还形成有若干导电插塞，所述导电插塞与所述源区、漏区及字线结构连接，以将所述源区、漏区及所述字线结构引出。

可选的，所述导电插塞与所述源区、漏区或字线结构之间还设置有一欧姆接触层，所述欧姆接触层的材料为金属硅化物。

可选的，所述栅氧化层的材料为氧化硅，所述浮栅层及所述控制栅层的材料均为多晶硅。

本发明还提供了一种半导体器件，包括所述存储单元结构。

在本发明提供的存储单元结构及半导体器件中，包括衬底及位于所述衬底上的若干存储单元，所述存储单元包括两个栅极结构，每个所述栅极结构包括一层叠体及围绕所述层叠体的栅介质层，所述层叠体包括顺次重叠的栅氧化层、浮栅层及控制栅层，所述栅氧化层较所述控制栅层更靠近所述衬底，其中，所述浮栅层的上下表面均呈波浪形，从而在器件尺寸缩小的同时能够保证浮栅层的面积足够，增加了浮栅层存储电子的能力，且可以利用浮栅层表面的形状使两个所述栅极结构的浮栅层相对的两端向上翘起以形成浮栅尖端，结构更加简单。