[发明专利]芯片封装方法及封装结构

说明书

本公开提供了一种芯片封装方法和封装结构，一种芯片封装方法，包括：在裸片活性面上形成具有材料特性的保护层；将所述裸片活性面上形成保护层的裸片贴装于载板上，裸片活性面朝向所述载板，裸片背面朝离所述载板；形成用于包封所述裸片的具有材料特性的塑封层；剥离所述载板露出所述保护层；形成导电层和介电层；该封装方法可以减小或消除面板封装过程中的翘曲，降低面板上的裸片精准度需求，减小面板封装工艺的难度，并且使封装后的芯片结构具有耐久的使用周期，尤其适用于大型面板级封装以及大电通量、薄型芯片的封装。

技术领域

本公开涉及半导体技术领域，尤其涉及芯片封装方法及封装结构。

背景技术

面板级封装(panel-level package)即将晶片切割分离出众多裸片，将所述裸片排布粘贴在载板上，将众多裸片在同一工艺流程中同时封装。面板级封装作为近年来兴起的技术受到广泛关注，和传统的晶片级封装(wafer-level package)相比，面板级封装具有生产效率高，生产成本低，适于大规模生产的优势。

然而，面板封装在技术上存在众多壁垒，例如面板的翘曲问题；面板上的裸片对位精准度问题等。

尤其是在当今电子设备小型轻量化的趋势下，小型质薄的芯片日益受到市场青睐，然而利用大型面板封装技术封装小型质薄芯片的封装工艺难度更加不容小觑。

发明内容

本公开旨在提供一种半导体芯片封装方法和芯片封装结构，该封装方法可以减小或消除面板封装过程中的翘曲，降低面板上的裸片精准度需求，减小面板封装工艺的难度，并且使封装后的芯片结构具有耐久的使用周期，尤其适用于大型面板级封装以及大电通量、薄型芯片的封装。

本公开提供一种芯片封装结构，包括：至少一个裸片；保护层，形成于所述裸片活性面，且所述保护层内形成有导电填充通孔，至少一部分所述导电填充通孔和至少一部分所述电连接点电连接；塑封层，所述塑封层用于包封所述裸片；导电层，至少部分形成于所述保护层表面，所述导电层和至少一部分所述导电填充通孔电连接；介电层，形成于导电层上。

在一个实施例中，所述保护层的杨氏模量为以下任一数值范围或数值：1000～20000MPa、1000～10000MPa、4000～8000MPa、1000～7000MPa、4000～7000MPa、5500MPa。

在一个实施例中，所述保护层的材料为有机/无机复合材料。

在另一个实施例中，所述保护层的厚度为以下任一数值范围或数值：15～50μm、20～50μm、35μm、45μm、50μm。

在又一个实施例中，所述保护层的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。

在一个优选实施例中，所述塑封层的热膨胀系数为以下任一数值范围或数值：3～10ppm/K、5ppm/K、7ppm/K、10ppm/K。

在另一个优选实施例中，所述保护层和所述塑封层具有相同或相近的热膨胀系数。

在又一个优选实施例中，所述保护层中包括无机填料颗粒，所述无机填料颗粒的直径为小于3μm。

在一个有利实施例中，无机填料颗粒的直径为1～2μm。

在一个有利实施例中，所述导电填充通孔为导电介质填充保护层开口形成，所述导电填充通孔具有导电填充通孔下表面和导电填充通孔上表面，所述导电填充通孔下表面与所述导电填充通孔上表面的面积之比为60％～90％。

在一个有利实施例中，所述导电填充通孔下表面和所述绝缘层之间具有空隙，和/或所述导电填充通孔下表面处于电连接点接近中央位置处。

在一个优选实施例中，所述保护层开口为激光图案化形成的保护层开口。