[发明专利]半导体装置及其制造方法

说明书

本发明目的是提供能够缓和台阶的半导体装置及其制造方法。本发明涉及的半导体装置具备：第1层间绝缘膜，具有第1开口；第2层间绝缘膜，具有俯视观察时与第1开口重叠且露出第1配线层的第2开口；第2配线层；第3层间绝缘膜；以及SOG(Spin on Glass)膜，以俯视观察时与第1开口重叠的方式形成，第2开口的开口面积比第1开口大，在剖视观察时，在将第1开口的宽度即第1开口宽度设为W1，将第2开口的宽度即第2开口宽度设为W2，将从半导体衬底表面到第2开口处的第3层间绝缘膜的表面为止的高度的最小值设为H1，以及将从半导体衬底表面到第2开口的端部即第2开口端处的第3层间绝缘膜的表面为止的高度设为H2时，满足(H2‑H1)/((W2‑W1)/2)≤3.6。

技术领域

本发明涉及半导体装置及其制造方法，特别地，涉及具备SOG(Spin on Glass)膜的半导体装置及其制造方法。

背景技术

在具有多层配线构造的半导体装置的制造工序中，通过将对配线层间进行连接的触点适当地集中并堆叠，从而实现半导体装置的高集成化的方法已得到实用化(例如，参照专利文献1)。

专利文献1：日本特开平5-21615号公报

当前，存在为了缓和配线间的台阶以及配线与层间绝缘膜之间的台阶而具备SOG膜的半导体装置。SOG膜是通过一边使晶片旋转一边向晶片的中央涂敷SOG而形成的。

在向专利文献1的半导体装置形成SOG膜的情况下，涂敷于晶片中央的SOG由于在使晶片旋转时产生的离心力而朝向晶片的外周部移动。但是，在堆叠有配线层的区域，由于台阶大，因而SOG的扩展受到抑制，SOG难以相比于该区域而朝向外周部扩展。因此，即使在专利文献1的半导体装置形成SOG膜，也无法断言台阶充分地得到了缓和。如果存在台阶，则在对之后形成的配线层进行蚀刻时，应被蚀刻的配线层残留下来，这成为生产线的污染源、配线间短路的要因或者芯片的外观不良的要因。

发明内容

本发明就是为了解决上述问题而提出的，其目的在于提供能够缓和台阶的半导体装置及其制造方法。

为了解决上述课题，本发明涉及的半导体装置具备：半导体衬底；第1层间绝缘膜，其形成于半导体衬底之上，具有露出半导体衬底的第1开口；第1配线层，其从第1开口内的半导体衬底之上形成至第1层间绝缘膜之上；第2层间绝缘膜，其形成于第1配线层之上的一部分以及第1层间绝缘膜之上，具有俯视观察时与第1开口重叠且露出第1配线层的第2开口；第2配线层，其从第2开口内的第1配线层之上形成至第2层间绝缘膜之上；第3层间绝缘膜，其形成于第2配线层之上以及第2层间绝缘膜之上；以及SOG膜，其位于第3层间绝缘膜内，以俯视观察时与第1开口重叠的方式形成，其中，SOG是旋涂玻璃，第2开口与第1开口相比开口面积大，在剖视观察时，在将第1开口的宽度即第1开口宽度设为W1，将第2开口的宽度即第2开口宽度设为W2，将从半导体衬底的表面到第2开口处的第3层间绝缘膜的表面为止的高度的最小值设为H1，以及将从半导体衬底的表面到第2开口的端部即第2开口端处的第3层间绝缘膜的表面为止的高度设为H2时，满足(H2-H1)/((W2-W1)/2)≤3.6。

另外，本发明涉及的半导体装置具备：半导体衬底；第1层间绝缘膜，其形成于半导体衬底之上，具有露出半导体衬底的第1开口；第1配线层，其从第1开口内的半导体衬底之上形成至第1层间绝缘膜之上；第2层间绝缘膜，其形成于第1配线层之上的一部分以及第1层间绝缘膜之上，具有俯视观察时与第1开口重叠且露出第1配线层的第2开口；第2配线层，其从第2开口内的第1配线层之上形成至第2层间绝缘膜之上；第3层间绝缘膜，其形成于第2配线层之上以及第2层间绝缘膜之上；以及SOG膜，其位于第3层间绝缘膜内，以俯视观察时与第1开口重叠的方式形成，其中，SOG是旋涂玻璃，第2开口与第1开口相比开口面积大，在剖视观察时，在将第2开口的宽度即第2开口宽度设为W2时，满足W2≤1μm。