[发明专利]半导体器件及其制造方法在审
申请号: | 201910087496.3 | 申请日: | 2019-01-29 |
公开(公告)号: | CN110098258A | 公开(公告)日: | 2019-08-06 |
发明(设计)人: | 冈本康宏;町田信夫;新井耕一;久田贤一;山下泰典;江口聪司;宫本广信;酒井敦;永久克己 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L29/786 | 分类号: | H01L29/786;H01L29/06;H01L21/336 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 李辉 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 漂移层 衬底 半导体层 栅极电极 半导体 制造 | ||
1.一种半导体器件,包括:
半导体衬底,被配置为包含硅和碳;
第一导电类型的第一半导体层,在所述半导体衬底的上表面上形成;
所述第一导电类型的第三半导体层,在所述第一半导体层上形成;
在所述第一半导体层和所述第三半导体层之间形成所述第一导电类型的第二半导体层;
第一杂质区域和第二杂质区域,所述第一杂质区域和第二杂质区域被形成在所述第一半导体层和所述第三半导体层之间,具有与所述第一导电类型相反的第二导电类型,并且被形成为在平面图中将所述第二半导体层置于中间;
所述第二导电类型的第三杂质区域,形成在所述第三半导体层中;
所述第一导电类型的第四杂质区域,形成在所述第三杂质区域中;
沟槽,所述沟槽穿透所述第四杂质区域和所述第三杂质区域并到达所述第三半导体层;
栅极绝缘膜,形成在所述沟槽中;和
栅极电极,埋入在所述沟槽中,其中所述栅极绝缘膜插入其间,
其中所述第二半导体层的杂质浓度高于所述第一半导体层的杂质浓度和所述第三半导体层的杂质浓度。
2.根据权利要求1所述的半导体器件,
其中位于所述第一杂质区域和所述第二杂质区域之间的所述第二半导体层在平面图中与埋入在所述沟槽中的所述栅极电极的至少一部分重叠。
3.根据权利要求1所述的半导体器件,
其中所述第二半导体层形成为与埋入在所述沟槽中的所述栅极电极的两个角中的至少一个角重叠。
4.根据权利要求1所述的半导体器件,
其中所述沟槽和所述栅极电极在平面图中在第一方向上延伸,并且
当在垂直于所述第一方向的截面中从所述栅极电极的中心在厚度方向上绘制中心线时,所述第一杂质区域和所述第二杂质区域位于相对于所述中心线对称的位置处。
5.根据权利要求1所述的半导体器件,
其中所述沟槽和所述栅极电极在平面图中在第一方向上延伸,并且
当在垂直于所述第一方向的截面中从所述栅极电极的中心在厚度上方向绘制中心线时,所述第一杂质区域和所述第二杂质区域位于相对于中心线不对称的位置处。
6.根据权利要求5所述的半导体器件,
其中所述第一杂质区域和所述第二杂质区域在平面图中在与所述第一方向垂直的第二方向上彼此间隔开,
在所述第二方向上彼此相邻地形成多个所述栅极电极,并且
当连接在所述第二方向上彼此相邻的两个栅极电极的中心线的距离被定义为L6并且连接两个栅极电极中的一个栅极电极的中心线和所述第一杂质区域与所述第二杂质区域之间的中点的距离被定义为L7时,L7/L6的值等于或者小于1/8。
7.根据权利要求1所述的半导体器件,
其中所述第二半导体层的浓度与所述第三半导体层的杂质浓度的比率在2.0至5.0的范围内。
8.根据权利要求1所述的半导体器件,
其中所述第二半导体层的厚度与所述第一杂质区域或者所述第二杂质区域的厚度的比率在0.5至2.2的范围内。
9.根据权利要求1所述的半导体器件,
其中所述第二导电类型的第五杂质区域形成在位于所述第一杂质区域和所述第二杂质区域之间的所述第二半导体层中,以与所述第一杂质区域和所述第二杂质区域间隔开。
10.根据权利要求9所述的半导体器件,
其中所述沟槽和所述栅极电极在平面图中在所述第一方向上延伸,并且
当在垂直于所述第一方向的截面中从所述栅极电极的中心在厚度方向上绘制中心线时,所述第五杂质区域的中心从中心线偏离,并且所述第一杂质区域和所述第二杂质区域位于相对于中心线不对称的位置处。
11.根据权利要求1所述的半导体器件,
其中所述第二半导体层与所述第一杂质区域和所述第二杂质区域接触。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910087496.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类