[发明专利]半导体装置及其制造方法

说明书

提供一种包括第一集成电路组件、第二集成电路组件、第三集成电路组件及介电包封体的半导体装置。第二集成电路组件堆叠在第一集成电路组件上且电连接到第一集成电路组件。第三集成电路组件堆叠在第二集成电路组件上且电连接到第二集成电路组件。介电包封体在侧向上包封第二集成电路组件或第三集成电路组件。另外，提供上述半导体装置的制造方法。

技术领域

本发明的实施例是有关于一种半导体装置及其制造方法，特别是有关于一种包括堆叠的集成电路组件的半导体装置及其制作方法。

背景技术

当前，三维集成电路(three-dimensional integrated circuit，3D-IC)组件在多个半导体管芯彼此堆叠的半导体封装(例如层叠式封装(package-on-package，PoP)及系统封装(system-in-package，SiP)封装技术)中得到广泛开发。举例来说，三维集成电路组件的一些优势包括展现出较小的占用面积，通过减小信号内连线的长度减少电力消耗，提高良率及降低制作成本。随着半导体技术的进一步进步，进行芯片到晶片(chip-to-wafer)结合或晶片到晶片(wafer-to-wafer)结合的结合技术用在三维集成电路组件的制作中。举例来说，在晶片到晶片结合技术中，已开发出各种方法来将两个封装组件(例如晶片)结合在一起。混合结合(hybrid bonding)是用于三维集成电路的一种结合技术类型，其中使用混合结合技术来将两个半导体晶片结合在一起。

发明内容

根据本发明的一些实施例，提供一种包括第一集成电路组件、第二集成电路组件、第三集成电路组件及介电包封体的半导体装置。所述第二集成电路组件堆叠在所述第一集成电路组件上且电连接到所述第一集成电路组件。所述第三集成电路组件堆叠在所述第二集成电路组件上且电连接到所述第二集成电路组件。介电包封体在侧向上包封所述第二集成电路组件或所述第三集成电路组件。

根据本发明的一些实施例，提供一种半导体装置的制造方法。所述方法包括以下步骤。将多个集成电路组件与第一半导体晶片进行结合。在所述第一半导体晶片上形成介电包封体以在侧向上包封所述集成电路组件。在所述集成电路组件及所述介电包封体上形成结合层。将所述第二半导体晶片与所述结合层进行结合。

根据本发明的一些实施例，提供一种半导体装置的制造方法。所述方法包括以下步骤。将第一半导体晶片与第二半导体晶片进行结合。将多个集成电路组件与所述第二半导体晶片进行结合。在所述第二半导体晶片上形成介电包封体以在侧向上包封所述集成电路组件。

附图说明

结合附图进行阅读，从以下详细说明最好地理解本发明的各方面。注意，根据行业中的标准惯例，各种特征并不按比例绘制。事实上，出于论述清晰起见，可任意地增大或减小各种特征的尺寸。

图1到图7是示出根据本发明的一些示例性实施例的半导体装置的制造方法的各个阶段的示意性剖视图。

图8是示出根据本发明的一些示例性实施例的半导体装置的应用的示意性剖视图。

图9到图13是示出根据本发明的一些示例性实施例的半导体装置的制造方法的各个阶段的示意性剖视图。

图14到图18是示出根据本发明的一些示例性实施例的半导体装置的制造方法的各个阶段的示意性剖视图。

图19到图22是示出根据本发明的一些示例性实施例的半导体装置的制造方法的各个阶段的示意性剖视图。

具体实施方式