[发明专利]半导体结构及其制备方法

说明书

一种半导体结构，包括：衬底和设置在衬底上的外延层。外延层的至少一部分掺杂有金属原子，靠近衬底的外延层的下表面的金属的掺杂浓度高于1×10¹⁷atoms/cm³。

技术领域

本发明涉及半导体技术，尤其涉及一种具有金属掺杂层的半导体结构及其形成方法。

背景技术

III-V族半导体材料(例如GaN、AlGaN等)在电、物理和化学特性方面具有许多优势，例如宽带隙、高电子迁移率、高击穿电压和出色的化学稳定性。因此，这种材料特别适合大功率、高频和高温应用。用于这些应用类型的半导体器件具有高电子迁移率，并且可以在高频工作时承受高压。例如，这些器件可以包括高电子迁移率晶体管(HEMTs)、异质结场效应晶体管(HFETs)或调制掺杂场效应晶体管(MODFETs)。

发明内容

在本发明的一些实施例中，提供了一种形成半导体结构的方法。该形成半导体结构的方法包括：提供衬底；在衬底上形成不连续金属原子层；在所述不连续金属原子层上形成外延层，其中，在外延层的生长过程中，将不连续金属原子层中的金属原子驱入到外延层中，使得外延层的至少一部分掺杂有金属原子。由于不连续金属原子层，与原子从衬底扩散相对应的电流漏泄现象消除，外延层由于掺杂了金属原子而具有更平滑的表面形态、更好的晶体质量和更高的电阻率。

在本发明的一些实施例中，该方法还包括在衬底与不连续金属原子层之间形成成核层。

在本发明的一些实施例中，成核层包括GaN、AlN、AlGaN、AlInGaN或其组合。

在本发明的一些实施例中，外延层包括GaN、AlN、AlGaN、AlInGaN或其组合。

在本发明的一些实施例中，不连续金属原子层中的金属包括Fe、Mn、Sb、Bi、Cd、Zn、Mg、Na或其组合。

在本发明的一些实施例中，该方法还包括在外延层上形成异质结，在异质结上形成栅极结构、源极接触和漏极接触。

在本发明的一些实施例中，提供了一种半导体结构，该半导体结构包括：衬底；以及设置在该衬底上的外延层，其中该外延层包括设置在该衬底上的掺杂有金属原子的金属掺杂层，金属原子的掺杂浓度从金属掺杂层的下表面到上表面逐渐降低，金属掺杂层的下表面的金属原子的掺杂浓度高于1×10¹⁷atoms/cm³。

在本发明的一些实施例中，半导体结构还包括设置在衬底与金属掺杂层之间的成核层。

在本发明的一些实施例中，成核层包括GaN、AlN、AlGaN、AlInGaN或其组合。

在本发明的一些实施例中，外延层包括AlN、AlGaN、AlInN、AlInGaN或其组合。

在本发明的一些实施方式中，金属原子包括Fe、Mn、Sb、Bi、Cd、Zn，Mg、Na或其组合。

在本发明的一些实施例中，半导体结构包括设置在外延层上的异质结；以及设置在异质结上的栅极结构、源极接触和漏极接触。

附图说明

通过参考附图阅读下面的详细描述和示例，可以进一步理解本发明，其中：

图1A至图1E所示为本发明实施例提供的与方法200的各个阶段相对应的半导体结构。

图2所示为本发明实施例提供的形成半导体结构的方法200。

图3所示为金属掺杂的掺杂浓度与传统金属掺杂层的总厚度之间的关系。

图4所示为金属掺杂的掺杂浓度与如图1D所示实施例中的金属掺杂层的总厚度之间的关系。

图5A所示为无金属掺杂的外延层的5×5μm² AFM扫描。