[发明专利]电子电路装置和电子电路装置的制造方法

说明书

本发明所涉及的电子电路装置的特征在于，具有：由多层金属布线层构成的布线层13、在该布线层13上形成的感光性树脂得到的感光性树脂层21、和被配置在该感光性树脂层21中的第一电子电子元件33。在该电子电路装置中，在感光性树脂层21形成有使布线层13的一部分露出的多个开口41，并且，还形成有第一电子电路元件上的由多层金属布线层构成的重新布线层42和与重新布线层42连接的多个第一外部连接端子51，其中，该重新布线层42三维连接于第一电子电路元件33，并且通过多个开口与布线层13的一部分三维连接。

技术领域

本发明涉及一种电子电路装置、电子电路装置的支承部件、电子信息终端和电子电路装置的制造方法。尤其是涉及一种能够以低成本使扇出型晶圆级封装(Fan Out WaferLevel Package)三维化的半导体装置及其制造方法。

背景技术

常规上，晶圆级封装已实用化。该晶圆级封装在形成有多个独立的集成电路的半导体晶圆上形成由单个或者多个布线层得到的重新布线层，在形成由锡球等得到的外部电极之后，使用切割机以集成电路为单位单片化来制造。

在这种常规的晶圆级封装中，封装面积和形成有集成电路的半导体芯片为大致相同的面积。因此，产生了如果芯片面积小则能搭载的端子数有限的问题。尤其是，在包括以高速输出多位的并行数据的微处理器(MPU)、图形处理器(GPU)的逻辑(Logic)LSI(大多数情况下，该逻辑LSI由特定用途集成电路(ASIC)得到。在便携式通信终端中使各种应用程序进行工作的应用程序处理器、或进行发送接收有关信号的数字信号处理的基带处理器是逻辑LSI的一个例子。)中，该问题显著。

因此，最近提出了扇出型晶圆级封装(FOWLP)。该扇出型晶圆级封装能重新布线的封装的面积比半导体芯片面积大，能够使端子扩展到芯片外侧的树脂密封部分。因此，适用于相对于芯片面积、端子数多的用途。

在FOWLP中，如常规的晶圆级封装那样，并非仅在晶圆上形成封装，而是在预先准备的基底基板上将集成电路元件重新排列，形成临时晶圆或临时面板。并且，在该临时晶圆或临时面板上进行重新布线。基底基板使用具有刚性的金属或玻璃板。因此，一次所形成的半导体装置的数量由于基底基板的大小而存在极限，但与形成集成电路的晶圆的大小无关。一般而言，能够同时形成比常规的晶圆级封装多的半导体装置。

在FOWLP中，与常规的一般的封装不同，是以“半导体工序”(与半导体装置的布线层同样的工序，其布线间距也约为几μm～几十μm。)制成从芯片的端子引出布线的重新布线层，且与外部端子相连。并且，与常规的的一般的半导体封装不同，由于没有封装基板，因此较薄、且布线长度较短，因此电感、杂散电容也变小，还能实现信号的传送速度的高速化。由于没有使用封装基板，因此，还能期待制造成本变低。

图11表示FOWLP 101的剖视图。半导体芯片102被树脂103包围，为半导体芯片102的集成电路形成面且形成有电极板的面与树脂103的一个面共面。

重新布线层104同为半导体芯片102的集成电路形成面且形成有电极板的面、和树脂103的一面接触而形成。重新布线层104由多层金属重新布线层105得到。位于不同的层的金属重新布线层105之间、以及金属重新布线层105和半导体芯片102的电极板通过光刻通孔106电气连接。

在重新布线层104的与半导体芯片102相反侧的面上，选择性形成有绝缘层107，在没有形成绝缘层107的区域中金属重新布线层105的一部分露出。在该露出部分上形成有相当于外部电极的锡球108。

如以上那样得到的FOWLP 101是在比芯片面积大的面积上配置有外部电极的扇出型，因此，适合应用程序处理器、基带处理器。并且，由于没有封装基板，因此较薄，布线长度也变短，因此，电感、杂散电容也变小，还能够实现信号的传送速度的高速化。由于没有使用封装基板，因此，制造成本也变低。