[发明专利]碳化硅半导体装置及其制造方法

说明书

具备：第1导电型的由碳化硅构成的第1电流分散层(13)，形成在nsupgt;－/supgt;型层(12)与基体区域(18)之间，与nsupgt;－/supgt;型层(12)相比为高杂质浓度；第2导电型的由碳化硅构成的多个第1深层(14)，形成在第1电流分散层(13)内，比第1电流分散层(13)浅并且在一个方向上延伸设置；第1导电型的由碳化硅构成的第2电流分散层(15)，形成在第1电流分散层(13)与基体区域(18)之间，沟槽(21)的底部位于该第2电流分散层；以及第2导电型的由碳化硅构成的第2深层(17)，形成在第1电流分散层(13)与基体区域(18)之间，与基体区域(18)相连并与第1深层(14)相连，并且从沟槽(21)离开而形成。

关联申请的相互参照

本申请基于2017年8月31日提出申请的日本专利申请第2017－166882号，这里通过参照引用其记载内容。

技术领域

本发明涉及具有沟槽栅构造的碳化硅(以下称作SiC)半导体装置及其制造方法。

背景技术

以往，提出了用由SiC构成的基板构成的SiC半导体装置(例如参照专利文献1)。即，在该SiC半导体装置中，在基板上形成有n型的漂移层。此外，在漂移层的表层部，形成有p型的基体(base)区域，在基体区域的表层部，形成有n⁺型的源极区域。并且，将源极区域及基体区域贯通而到达漂移层的沟槽在一个方向上延伸设置，通过在该沟槽的壁面隔着栅极绝缘膜形成栅极电极而构成沟槽栅构造。此外，在基体区域的下方，多个p型的深层沿着与沟槽的延伸设置方向交叉的方向以条状形成。

由此，通过在深层与漂移层之间构成的耗尽层，能够使得高电场难以进入到栅极绝缘膜侧。因此，在这样的SiC半导体装置中，能够抑制栅极绝缘膜的损坏。

现有技术文献

专利文献

专利文献1：日本特开2012－169386号公报

发明概要

但是，在上述SiC半导体装置中，虽然能够抑制栅极绝缘膜的损坏，但是电流路径容易因为在深层与漂移层之间构成的耗尽层而变窄。因此，在上述SiC半导体装置中，导通电阻容易变高。

发明内容

本发明的目的在于，提供能够抑制栅极绝缘膜的损坏并且降低导通电阻的SiC半导体装置及其制造方法。

根据本发明的一个技术方案，具有沟槽栅构造的SiC半导体装置，具有：第1导电型或第2导电型的基板，由SiC构成；第1导电型的由SiC构成的第1杂质区域，形成在基板的表面上，与基板相比为低杂质浓度；第2导电型的由SiC构成的基体区域，形成在第1杂质区域之上；第1导电型的由SiC构成的第2杂质区域，形成在基体区域的表层部，与第1杂质区域相比为高杂质浓度；沟槽栅构造，具有在从第2杂质区域的表面形成到比基体区域深的位置且以一个方向作为长度方向而形成的沟槽的内壁面上形成的栅极绝缘膜、和在沟槽内形成在栅极绝缘膜之上的栅极电极；第1电极，与第2杂质区域电连接并与基体区域电连接；以及第2电极，形成在基板的背面侧，与基板电连接。进而，SiC半导体装置具有：第1导电型的由SiC构成的第1电流分散层，形成在第1杂质区域与基体区域之间，与第1杂质区域相比为高杂质浓度；第2导电型的由SiC构成的多个第1深层，形成在第1电流分散层内，比第1电流分散层浅并以一个方向作为长度方向而延伸设置；第1导电型的由SiC构成的第2电流分散层，形成在第1电流分散层与基体区域之间，沟槽的底部位于该第2电流分散层；以及第2导电型的由SiC构成的第2深层，形成在第1电流分散层与基体区域之间，与基体区域相连并与第1深层相连，并且从沟槽离开而形成。

由此，在比沟槽深的位置配置有与第1杂质区域相比为高杂质浓度的第1电流分散层、以及形成在该第1电流分散层内的第1深层。因此，能够抑制高电场施加于栅极绝缘膜，能够抑制栅极绝缘膜的损坏。