[发明专利]碳化硅半导体装置及其制造方法有效
申请号: | 201880055698.3 | 申请日: | 2018-08-29 |
公开(公告)号: | CN111066152B | 公开(公告)日: | 2023-07-21 |
发明(设计)人: | 箕谷周平;梶爱子;海老原康裕;永冈达司;青井佐智子 | 申请(专利权)人: | 株式会社电装 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L29/12 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 吕文卓 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 碳化硅 半导体 装置 及其 制造 方法 | ||
1.一种碳化硅半导体装置,具有沟槽栅构造,其特征在于,
具备:
第1导电型或第2导电型的基板(11),由碳化硅构成;
第1导电型的第1杂质区域(12),形成在上述基板的表面上,与上述基板相比为低杂质浓度;
第2导电型的由碳化硅构成的基体区域(18),形成在上述第1杂质区域之上;
第1导电型的由碳化硅构成的第2杂质区域(19),形成在上述基体区域的表层部,与上述第1杂质区域相比为高杂质浓度;
沟槽栅构造,具有在沟槽(21)的内壁面形成的栅极绝缘膜(22)和在上述沟槽内形成在上述栅极绝缘膜之上的栅极电极(23),上述沟槽从上述第2杂质区域的表面形成到比上述基体区域深的位置并且以一个方向作为长度方向而形成;
第1电极(24),与上述第2杂质区域电连接并与上述基体区域电连接;以及
第2电极(26),形成在上述基板的背面侧,与上述基板电连接;
上述碳化硅半导体装置具有:
第1导电型的由碳化硅构成的第1电流分散层(13),形成在上述第1杂质区域与上述基体区域之间,与上述第1杂质区域相比为高杂质浓度;
第2导电型的由碳化硅构成的多个第1深层(14),形成在上述第1电流分散层内,比上述第1电流分散层浅,并且以一个方向作为长度方向而延伸设置;
第1导电型的由碳化硅构成的第2电流分散层(15),形成在上述第1电流分散层与上述基体区域之间,上述沟槽的底部位于该第2电流分散层;以及
第2导电型的由碳化硅构成的第2深层(17),形成在上述第1电流分散层与上述基体区域之间,与上述基体区域相连并与上述第1深层相连,并且从上述沟槽离开而形成,
上述多个第1深层在与上述沟槽的长度方向交叉的方向上延伸设置;
上述第2深层在与上述第1深层的延伸设置方向交叉的方向上延伸设置。
2.如权利要求1所述的碳化硅半导体装置,其特征在于,
上述多个第1深层的相邻的上述第1深层彼此在多个部位相连。
3.如权利要求1所述的碳化硅半导体装置,其特征在于,
上述第2电流分散层,与上述第1杂质区域相比为高杂质浓度。
4.如权利要求1所述的碳化硅半导体装置,其特征在于,
上述第1电流分散层,在将该第1电流分散层的杂质浓度设为以cm-3为单位的数值y、将位于相邻的上述第1深层之间的部分中的最窄部分的长度设为以μm为单位的数值x时,成为y2×1016/x1.728。
5.如权利要求1所述的碳化硅半导体装置,其特征在于,
上述第1电流分散层,在将该第1电流分散层的杂质浓度设为以cm-3为单位的数值y、将位于相邻的上述第1深层之间的部分中的最窄部分的长度设为以μm为单位的数值x时,成为y-2×1017x+3×1017。
6.如权利要求1所述的碳化硅半导体装置,其特征在于,
具有配置上述沟槽栅构造的单元区域(1)和将上述单元区域包围的外周区域(2);
上述第1电流分散层仅形成在上述单元区域;
在上述外周区域,形成有第2导电型的由碳化硅构成的保护环(27)。
7.如权利要求1~6中任一项所述的碳化硅半导体装置,其特征在于,
上述沟槽的11-20方向被设为上述长度方向。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社电装,未经株式会社电装许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880055698.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类