[实用新型]半导体装置

说明书

本实用新型提供一种半导体装置，该半导体装置包括一晶圆，晶圆包含基板和在基板上的绝缘层，绝缘层具有空洞；在绝缘层上形成金属层，金属层在空洞里面填充形成为金属栓塞，金属栓塞的顶面凹陷于绝缘层的上表面的深度在100纳米以内，利用金属栓塞的顶面和绝缘层的上表面经由化学机械研磨的主研磨步骤和后研磨步骤所达成。本实用新型有效改善了金属栓塞凹陷缺陷，提升了金属栓塞导电性能，提高了产品成品率。

技术领域

本实用新型涉及半导体制造领域，特别涉及半导体集成电路领域，尤其涉及一种半导体装置。

背景技术

随着半导体制程中集成电路的积集度增加，晶圆表面无法提供足够的面积来制作所需的内连线。为了配合金属氧化半导体晶体管缩小后所增加的内连线需求，多重金属内连线的制作便逐渐成为许多集成电路所必须采用的方式。而金属双镶嵌技术搭配低介电常数材料所构成的金属间介电层是目前最受欢迎的金属内连线制程组合，尤其针对高积集度、高速逻辑集成电路晶片制造以及0.18微米以下的深次微米半导体制程，金属双镶嵌内连线技术在集成电路制程中已日益重要，而且势必将成为下一世代半导体制程的标准内连线技术。

在目前的多重金属内连线制作中，较高的积集度与CVD(化学气相沉积，chemicalvapor deposition)较佳的阶梯覆盖的金属插塞被广泛应用于多重金属化的接触插塞与介层插塞的制作。例如利用金属插塞电连接上层铝金属垫以及下层铜双镶嵌内连线以串连形成完整回路。

公知方法在制作金属插塞时，首先于介电层内的介层洞或插塞洞内表面形成一阻障层，再利用化学气相沉积法填塞金属于介层洞内或插塞洞内以形成金属插塞，一般常使用钛/氮化钛复合层作为阻障层材料。然而，由于前述金属双镶嵌制程作为金属内连线的技术日渐普及，金属插塞下方连接的双镶嵌结构内填塞的是扩散能力较强的铜金属，目前半导体业界一般常使用氮化钽作为阻障层材料，以保证后续填入的金属具备较佳的黏着性。在氮化钽层之后，再利用溅镀方式于氮化钽层上沉积一厚度约为300埃至1500埃的金属层，以帮助后续化学气相沉积法沉积金属的成长。然后再以化学气相沉积法填塞约2500埃至4000埃的金属于介层洞或插塞洞。最后进行一化学机械研磨制程(CMP)，将金属顶部表面磨至约略与介电层表面切齐，完成金属插塞的制作。

CMP工艺是指，在制造半导体时，通过使用研磨头和研磨浆料使晶圆表面平坦化的研磨方法，在聚氨酯材质的研磨头上滴加浆料组合物使其与晶圆接触之后，实施结合了旋转及直线运动的轨道运动，对晶圆进行机械及化学研磨工艺。

在CMP工艺中上述研磨浆料通常包含发挥物理研磨作用的研磨剂和发挥化学研磨作用的研磨促进剂，例如蚀刻剂或氧化剂，通过物理化学方法选择性地蚀刻晶圆表面上的突出部分，提供平坦的表面。

CMP研磨浆料根据研磨对象可分为绝缘层研磨用浆料和金属研磨用浆料，其中，绝缘层研磨用浆料适用于半导体工艺中ILD(层间电介质)工艺和STI(浅槽隔离)工艺，金属研磨用浆料用于钨、铝或铜配线的连接点及形成接点/通插塞时或者双镶嵌工艺中。

CMP工艺使用包含氧化剂的浆料，通常在包含有二氧化硅、氧化铝微粒等研磨剂的浆料中混合过氧化氢溶液、铁的硝酸盐等强氧化剂而使用。浆料内的氧化剂使金属表面氧化制备成金属氧化物，金属氧化物的强度远远弱于金属的强度，可易于用研磨剂除去。在CMP工艺中，通过浆料内的研磨剂及CMP垫的机械研磨来除去金属氧化物层，下面的金属通过氧化剂而变成金属氧化物后继续被除去，反复此过程来除去金属层。而且，金属阻隔膜也通过与金属层研磨类似的机理而除去。

CMP工艺中反复进行着研磨颗粒除去由氧化剂形成的氧化物的过程。因此，为了提高研磨率，将从加快氧化过程、顺利地除去形成的氧化物的方面考虑而设计浆料。

增加腐蚀金属的氧化剂的浓度可以提高研磨速度，但是随着腐蚀速度的提高，为了腐蚀坑或接触部分等元件的电气特性而需要形成配线层的部分也发生腐蚀，反而会减少元件的可靠性和收率。