[实用新型]半导体封装结构

说明书

本申请涉及半导体封装领域，公开了一种半导体封装结构及其制造方法。半导体封装结构包括：第一封装体，具有第一安装面及位于第一安装面的第一外接凸块；包含导电粒子的异方性导电膜，贴合在第一安装面上；第二封装体，包括第二芯片、密封第二芯片的第二塑封料、覆盖于第二塑封料的第一中间层重布线结构以及突起于第一中间层重布线结构的第二外接凸块。第二外接凸块局部嵌陷于第一中间层重布线结构的介电层；其中导电粒子的硬度大于第二外接凸块，当第二封装体压合到第一封装体并以异方性导电膜粘合直到第一外接凸块与第二外接凸块之间的纵向间隙小于导电粒子的最大粒径。采用上述技术方案，可增加吞吐量，并减少封装后的面积。

技术领域

本申请涉及半导体封装领域，具体地，涉及一种半导体封装结构。

背景技术

晶圆级芯片规模封装(Wafer Level Chip Scale Packaging，简称WLCSP)，不同于传统的芯片封装方式(先切割再封测，而封装后至少增加原芯片20％的体积)，此种技术是先在整片晶圆上进行封装和测试，然后才切割成一个个的IC(Integrated Circuit，集成电路)颗粒，因此封装后的体积即等同IC裸晶的原尺寸。而在传统的扇出(FO)-WLCSP封装中，芯片一般是横向并列放置，这种方式的封装其吞吐量存在局限性。

实用新型内容

本申请的目的是提供一种半导体封装结构。

为了实现上述目的，本申请的实施方式提供一种半导体封装结构，包括：第一封装体，具有第一安装面，第一封装体包括第一芯片、密封第一芯片的第一塑封料以及位于第一安装面的第一外接凸块，第一芯片具有第一有源面和与第一有源面相对的第一背面，第一芯片包括位于第一有源面的第一芯片焊盘；第一异方性导电膜，包含导电粒子，第一异方性导电膜贴合在第一安装面上；第二封装体，包括第二芯片、密封第二芯片的第二塑封料、覆盖于第二塑封料的第一中间层重布线结构以及突起于第一中间层重布线结构的第二外接凸块，第二芯片具有第二有源面和与第二有源面相对的第二背面，第二芯片包括位于第二有源面的第二芯片焊盘、位于第二有源面上的第一中间层钝化层以及位于第一中间层钝化层内并与第二芯片焊盘键合的第一中间层互连凸块，第二塑封料的形成表面、第一中间层钝化层的外表面与第一中间层互连凸块的顶面形成于第一中间层连续表面；第一中间层重布线结构形成在第一中间层连续表面上，第二外接凸块局部嵌陷于第一中间层重布线结构的介电层并经由第一中间层重布线结构的第一线路电连接至第一中间层互连凸块的顶面；其中，导电粒子的硬度大于第二外接凸块，当第二封装体压合到第一封装体并以第一异方性导电膜粘合直到第一外接凸块与第二外接凸块之间的纵向间隙小于导电粒子的最大粒径，导电粒子局部嵌陷于第二外接凸块，使第二外接凸块通过导电粒子达到与第一外接凸块的纵向电连接。

可选地，导电粒子的硬度亦大于第一外接凸块。

可选地，第一中间层互连凸块相对偏离第一外接凸块和第二外接凸块的接合点。

可选地，导电粒子的形状包括球形、锥状体形、立方体形、多角体形中的任意一种。

可选地，导电粒子的粒径小于5微米且为金属材质。

可选地，第二封装体还包括第二中间层重布线结构以及突起于第二中间层重布线结构的第三外接凸块；第二芯片还包括位于第二背面上的第二中间层钝化层，以及位于第二中间层钝化层内并通过硅通孔与第二芯片焊盘电连接的第二中间层互连凸块，第二塑封料的封装表面、第二中间层钝化层的外表面与第二中间层互连凸块的顶面形成于第二中间层连续表面；第二中间层重布线结构形成在第二中间层连续表面上，第三外接凸块局部嵌陷于第二中间层重布线结构的介电层并经由第二中间层重布线结构的第二线路电连接至第二中间层互连凸块的顶面。