[发明专利]芯片结构、及其封装方法以及电子设备

说明书

本发明实施例公开了一种芯片结构、封装方法以及电子设备，该芯片包括晶元(DIE)和电路基板，电路基板包括第一焊盘(VSS)、第二焊盘(VDDS)和第三焊盘(VDDM)，其特征在于，所述晶元(DIE)布置在第一焊盘(VSS)上，晶元(DIE)在第一焊盘(VSS)的映射面在第一焊盘(VSS)边框内。相比于现有技术，在本发明实施例中，晶元(DIE)布置在第一焊盘(VSS)上，晶元(DIE)在第一焊盘(VSS)的映射面在第一焊盘(VSS)边框内，晶元(DIE)不会横跨2个或者多个Pad上，不会造成晶元(DIE)在封装过程中受力不均，因而不会产生芯片裂片损失，保证了芯片生产的良率。

技术领域

本发明涉及芯片设计技术领域，尤其涉及一种芯片结构、及其封装方法以及电子设备。

背景技术

通常而言，如图1a和1b所示，其为传统的芯片内部结构，包括晶元DIE 11和电路基板上的铜柱BUMP15、电源输入端VDD12、电源输出端VSS13以及阻焊绿油SM14。通过电源输入端VDD12和电源输出端VSS13向晶元DIE 11供电的时候，为了使得DIE上的各个内核保持电压相等，因此具有减少电源输入端VDD12、电源输出端VSS13的IR压降(IR Drop)的需求，需要减少传输电阻R。根据公式R＝ρL/S(其中，R表示电阻值，ρ表示电阻率，L表示距离，S表示面积)可知，为了减少传输电阻，因此需要将电源输入端VDD12、电源输出端VSS13设计成大面积Pad增加连接性，进而以减少IR Drop，满足芯片性能需求。

根据图1a和1c所示的芯片在封装过程中，由于在芯片的电路基板上增大了电源输入端VDD12、电源输出端VSS13的面积，使得晶元DIE 11跨越了电源输入端VDD12、电源输出端VSS13。在晶元DIE 11和电路基板的安装过程中，由于电源输入端VDD12、电源输出端VSS13之间存在一定宽度的距离，造成晶元DIE 11各个部分受力不均，使得晶元DIE 11在封装过程中会造成约10％的芯片裂片损失。

发明内容

第一方面，本发明第一实施例提供了一种芯片结构，该芯片包括晶元(DIE)和电路基板，电路基板包括第一焊盘(VSS)、第二焊盘(VDDS)和第三焊盘(VDDM)，其特征在于，所述晶元(DIE)布置在第一焊盘(VSS)上，晶元(DIE)在第一焊盘(VSS)的映射面在第一焊盘(VSS)边框内。

结合第一方面，在第一方面的第一种可能的实现方式中，所述电路基板进一步包括绝缘层、金属层，其中：所述绝缘层的第一面上设置有所述金属层，所述绝缘层背离所述金属层的第二面上分别设置有所述第一焊盘(VSS)、第二焊盘(VDDS)和第三焊盘(VDDM)。

结合第一方面，在第一方面的第一种可能的实现方式中，所述第一焊盘为所述电路基板的电源输出焊盘，为晶元(DIE)的接地端，所述第二焊盘(VDDS)和第三焊盘(VDDM)为所述电路基板的电源输入焊盘，为晶元(DIE)的电源端。

结合第一方面，在第一方面的第一种可能的实现方式中，所述第二焊盘(VDDS)和第三焊盘(VDDM)位于所述第一焊盘(VSS)的对称两侧。

结合第一方面，在第一方面的第一种可能的实现方式中，所述电路基板进一步包括第四焊盘，所述第二焊盘(VDDS)和第三焊盘(VDDM)位于所述第一焊盘(VSS)的对称两侧；所述第四焊盘设置在所述第一焊盘(VSS)的剩余两侧中的一侧。

结合第一方面，在第一方面的第一种可能的实现方式中，其特征在于，所述金属层上的各个焊点与所述晶元上的各个焊点一一对应连接。

结合第一方面，本发明进一步提供一种电子设备，其特征在于，包括电子设备本体以及上述任一项所述的芯片。