[发明专利]半导体存储器装置及其操作方法

说明书

可以提供半导体存储器装置及其操作方法。一种半导体存储器装置可以包括：存储器单元阵列，所述存储器单元阵列包括多个存储器单元；以及负电压切换电路，所述负电压切换电路用于接收多个负电压并将所述多个负电压施加到所述存储器单元阵列的位线。所述负电压切换电路可以在编程操作中将彼此不同的所述多个负电压施加到所述位线。

技术领域

各种实施方式总体上可涉及一种半导体存储器装置及其操作方法，并且具体地，涉及一种具有多个存储器单元的半导体存储器装置。

背景技术

近来，随着半导体存储器当中的闪速存储器的集成程度增加，联接到字线的存储器单元的数量增加。如果联接到字线的存储器单元的数量增加，则字线的长度被延长，因此字线负载增加。在存储器单元的编程操作中，由于字线负载的增加，施加到靠近用于提供字线电压的行解码器的存储器单元的控制栅的编程电压的大小不同于施加到远离行解码器的存储器单元的控制栅的编程电压的大小。因此，当将编程电压施加到字线时，靠近行解码器的存储器单元的阈值电压增加的程度与远离该行解码器的存储器单元的阈值电压增加的程度不同，因此，存储器单元的阈值电压分布变宽。当通过向字线额外施加编程脉冲来执行编程操作以增加远离行解码器的存储器单元的阈值电压时，执行编程操作所需的时间被延长，因此编程性能降低。

发明内容

根据本公开的一个方面，可以提供一种半导体存储器装置。所述半导体存储器装置可以包括：存储器单元阵列，所述存储器单元阵列包括多个存储器单元；以及负电压切换电路，所述负电压切换电路被配置为接收多个负电压并将所述多个负电压施加到存储器单元阵列的位线。所述负电压切换电路可以在编程操作中将彼此不同的多个负电压施加到位线。

根据本公开的一个方面，可以提供一种半导体存储器装置。所述半导体存储器装置可以包括：存储器单元阵列，所述存储器单元阵列包括多个存储器单元；电压生成电路，所述电压生成电路被配置为生成用于编程操作的编程电压、通过电压、多个验证电压以及多个负电压；行解码器，所述行解码器被配置为将所述编程电压、所述通过电压和所述多个验证电压施加到所述存储器单元阵列的字线；读/写电路，所述读/写电路联接到所述存储器单元阵列的位线，所述读/写电路在编程操作中临时存储要被编程的数据，然后根据临时存储的数据控制所述位线的电位电平；以及负电压切换电路，所述负电压切换电路被配置为将所述多个负电压施加到位线。

根据本公开的一个方面，可以提供一种用于操作半导体存储器装置的方法，所述半导体存储器装置包括：包括多个存储器单元的存储器单元阵列、设置在所述存储器单元阵列的一侧的行解码器、以及将所述行解码器联接到所述存储器单元阵列的多条字线。所述方法可以包括以下步骤：根据要被编程的数据，将编程许可电压或编程禁止电压施加到与所述存储器单元阵列联接的多条位线；将彼此不同的多个负电压施加到所述多条位线中的施加了编程许可电压的选定的位线；以及将编程电压施加到所述多条字线当中的选定的字线。

附图说明

图1是例示了根据本公开的实施方式的半导体存储器装置的框图。

图2是例示了图1的存储器单元阵列的实施方式的框图。

图3是例示了图1的存储器块的详细配置的电路图。

图4是例示了图1的页缓冲器的图。

图5是例示了图1的负电压切换电路的图。

图6是例示了根据本公开的实施方式的半导体存储器装置的操作的流程图。

图7是例示了根据本公开的实施方式的半导体存储器装置的操作的阈值电压分布图。

图8是例示了根据本公开的实施方式的半导体存储器装置的操作的编程电压和验证电压的波形图。

图9是例示了包括图1的半导体存储器装置的存储器系统的框图。

图10是例示了图9的存储器系统的应用示例的框图。