[发明专利]芯片封装结构及其制作方法有效
| 申请号: | 201810652282.1 | 申请日: | 2018-06-22 |
| 公开(公告)号: | CN110634824B | 公开(公告)日: | 2021-11-26 |
| 发明(设计)人: | 何崇文 | 申请(专利权)人: | 何崇文 |
| 主分类号: | H01L23/48 | 分类号: | H01L23/48;H01L23/367;H01L21/50 |
| 代理公司: | 北京世誉鑫诚专利代理有限公司 11368 | 代理人: | 仲伯煊 |
| 地址: | 中国台湾台北市*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 芯片 封装 结构 及其 制作方法 | ||
1.一种芯片封装结构,其特征在于,包括:
第一介电层,具有彼此相对的第一表面与第二表面,其中所述第一介电层为玻纤浸树脂;
至少一芯片,配置于所述第一介电层的所述第一表面上,且具有主动表面与位于所述主动表面的多个芯片接垫;
第一图案化线路层,直接配置于所述第一介电层的所述第二表面上,其中所述第一图案化线路层于所述第一介电层上的正投影面积大于所述至少一芯片于所述第一介电层上的正投影面积;
至少一第一铜柱,内埋于所述第一介电层中,所述至少一第一铜柱直接接触所述至少一芯片的所述主动表面;
多个第二铜柱,内埋于所述第一介电层中,其中所述第一图案化线路层包括铜皮,且以俯视观之,所述第一介电层呈现水平环状且位于所述铜皮与所述至少一第二铜柱之间,所述多个第二铜柱电性连接所述多个芯片接垫,其中所述至少一第一铜柱的第一剖面宽度大于所述多个第二铜柱的每一个的第二剖面宽度。
2.根据权利要求1所述的芯片封装结构,其特征在于,还包括:
至少一第二介电层,配置于所述第一介电层的所述第二表面上,且覆盖所述第二表面以及所述第一图案化线路层;
至少一第二图案化线路层,配置于所述至少一第二介电层相对远离所述第一介电层的第三表面上;以及
多个第三铜柱,内埋于所述至少一第二介电层,且电性连接所述第一图案化线路层与所述至少一第二图案化线路层。
3.根据权利要求2所述的芯片封装结构,其特征在于,所述多个第三铜柱包括至少一第一子铜柱以及至少一第二子铜柱,所述至少一第一子铜柱的第三剖面宽度大于所述至少一第二子铜柱的第四剖面宽度。
4.根据权利要求2所述的芯片封装结构,其特征在于,还包括:
防焊层,配置于所述至少一第二介电层的所述第三表面上,且覆盖所述至少一第二图案化线路层,其中所述防焊层具有多个防焊开口,所述多个防焊开口暴露出部分所述至少一第二图案化线路层而定义出多个焊球接垫。
5.根据权利要求4所述的芯片封装结构,其特征在于,还包括:
多个焊球,配置于所述防焊层的所述多个防焊开口中,且与该些焊球接垫电性连接。
6.根据权利要求1所述的芯片封装结构,其特征在于,所述至少一第一铜柱的所述第一剖面宽度的范围介于0.5毫米至25毫米之间。
7.根据权利要求1所述的芯片封装结构,其特征在于,所述多个第二铜柱的每一个的所述第二剖面宽度的范围介于20微米至500微米之间。
8.根据权利要求1所述的芯片封装结构,其特征在于,还包括:
防焊层,配置于所述第一介电层的所述第二表面上,且覆盖所述第一图案化线路层,其中所述防焊层具有多个防焊开口,所述多个防焊开口暴露出部分所述第一图案化线路层而定义出多个焊球接垫。
9.根据权利要求8所述的芯片封装结构,其特征在于,还包括:
多个焊球,配置于所述防焊层的所述多个防焊开口中,且与该些焊球接垫电性连接。
10.根据权利要求1所述的芯片封装结构,其特征在于,还包括:
封装胶体,配置于所述第一介电层的所述第一表面上,且至少包覆所述至少一芯片。
11.根据权利要求1所述的芯片封装结构,其特征在于,所述至少一第一铜柱的数量为零。
12.根据权利要求11所述的芯片封装结构,其特征在于,还包括:
电容器,内埋于所述第一介电层中,其中所述电容器透过焊料而接触所述至少一芯片的所述主动表面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于何崇文,未经何崇文许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810652282.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种电机控制器分段阻流式散热结构及其散热方法
- 下一篇:半导体装置





