[发明专利]半导体装置封装

说明书

本发明提供一种半导体衬底，其包含介电层、第一图案化导电层和第一连接元件。所述介电层具有第一表面。所述第一图案化导电层具有第一表面并且安置为邻近于所述介电层的所述第一表面。所述第一连接元件安置于所述第一图案化导电层的所述第一表面上。所述第一连接元件包含第一部分、第二部分以及安置于所述第一部分和所述第二部分之间的晶种层。所述第一连接元件的所述第一部分和所述第一图案化导电层形成为整体结构。

技术领域

本发明涉及一种半导体装置封装和其制造方法，且涉及一种包含改进的半导体衬底的半导体装置封装。

背景技术

半导体装置封装可包含衬底，其包含用于外部连接的连接元件(例如，导电柱、凸块、支柱或类似者)。可能需要连接元件具有相同高度以确保可靠的外部连接。然而，可在制造期间归因于电镀条件(例如，电镀液、电镀时间、电镀电流或其它电镀条件)和/或导电元件的图案或布局造成连接元件之间的高度差，这可不利地影响半导体装置封装的可靠性。

发明内容

在一或多个实施例中，一种半导体衬底包含介电层、第一图案化导电层和第一连接元件。所述介电层具有第一表面。所述第一图案化导电层具有第一表面并且安置为邻近于所述介电层的所述第一表面。所述第一连接元件安置于所述第一图案化导电层的所述第一表面上。所述第一连接元件包含第一部分、第二部分以及安置于所述第一部分和所述第二部分之间的晶种层。所述第一连接元件的所述第一部分和所述第一图案化导电层形成为整体结构。

在一或多个实施例中，一种半导体封装结构包含衬底和第一芯片。所述衬底包含介电层、第一图案化导电层和第一连接元件。所述介电层具有第一表面。所述第一图案化导电层具有第一表面并且安置为邻近于所述介电层的所述第一表面。所述第一连接元件安置于所述第一图案化导电层的所述第一表面上。所述第一连接元件包含第一部分、第二部分以及安置于所述第一部分和所述第二部分之间的晶种层。所述第一连接元件的所述第一部分和所述第一图案化导电层形成为整体结构。所述第一芯片具有作用表面并且安置于所述衬底上。所述作用表面面向所述衬底并且电连接到所述第一连接元件。

在一或多个实施例中，一种用于制造半导体衬底的方法包含：提供载体；在所述载体上形成第一图案化光致抗蚀剂层，所述第一图案化光致抗蚀剂层界定第一开口；在所述载体上形成第二图案化光致抗蚀剂层，所述第二图案化光致抗蚀剂层界定第二开口；分别在所述第一开口和第二开口中执行第一电镀操作和第二电镀操作以形成图案化导电层和连接元件，其中所述连接元件包括第一部分、第二部分以及安置于所述第一部分和所述第二部分之间的晶种层；以及移除所述载体和所述第二图案化光致抗蚀剂层以暴露所述连接元件的顶部表面和所述连接元件的侧壁的一部分。

附图说明

图1是根据本发明的一或多个实施例的半导体衬底的横截面图。

图2是根据本发明的一或多个实施例的半导体衬底的横截面图。

图3是根据本发明的一或多个实施例的半导体衬底的横截面图。

图4是根据本发明的一或多个实施例的半导体衬底的横截面图。

图5是根据本发明的一或多个实施例的半导体封装结构的横截面图。

图6A、图6B、图6C、图6D、图6E、图6F、图6G、图6H、图6I和图6J说明制造图1中展示的半导体衬底的方法的一或多个实施例。

图7A说明根据本发明的一或多个实施例的半导体衬底。

图7B说明根据本发明的一或多个实施例的半导体衬底。

图8A、图8B、图8C、图8D、图8E、图8F、图8G、图8H、图8I和图8J说明制造图2中展示的半导体衬底的方法的一或多个实施例。

图9A、图9B、图9C、图9D、图9E、图9F、图9G、图9H、图9I和图9J说明制造图3中展示的半导体衬底的方法的一或多个实施例。