[发明专利]碳化硅半导体装置及其制造方法

说明书

在保护环部中，通过在n^‑型漂移层(2)的表层部形成电场缓和用的电场缓和层(40)，从而抑制电场进入p型保护环(21)之间。由此，电场集中得到缓和，由电场集中引起的层间绝缘膜(10)的击穿得到抑制，能够抑制耐压下降。因此，能够制成可得到所期望的耐压的SiC半导体装置。

相关申请的交叉参考

本申请基于2016年12月12日申请的日本专利申请号第2016-240558号，其记载内容通过参照而被纳入于此。

技术领域

本发明涉及具有深层及保护环层的碳化硅(以下称为SiC)半导体装置及其制造方法。

背景技术

一直以来，SiC作为可得到高的电场击穿强度的功率器件的原材料而受到注目。作为SiC的功率器件，提出了例如MOSFET、肖特基二极管等(例如参照专利文献1)。

在SiC的功率器件中，具备形成有MOSFET或肖特基二极管等功率元件的单元部和将单元部的周围包围的保护环部。在单元部与保护环部之间，设置有用于将它们之间连接的连接部，在连接部中的半导体基板的表面侧具备例如电极衬垫。并且，在包含保护环部的外周区域中，通过制成使半导体基板的表面凹陷的凹部，从而成为在基板的厚度方向上单元部及连接部以岛状突出的台面部。

现有技术文献

专利文献

专利文献1：日本特开2011-101036号公报

发明内容

在具有上述的构成的功率器件的SiC半导体装置中，若伴随着微细化而导致形成于单元部的MOSFET等中的p型深层的间隔变窄，则通过从p型深层延伸的耗尽层而实质上的电流经路的截面积变窄。由此，由于JFET电阻增大，所以需要在n^-型漂移层上形成与n^-型漂移层相比成为高杂质浓度的n型电流分散层直到与p型深层相同或者比其深的位置而低电阻化。

然而，在形成这样的n型电流分散层的情况下，由于n型电流分散层为较高浓度，所以在p型保护环之间电场变得容易进入，因电场集中而导致耐压下降。为了应对该问题，考虑使p型保护环彼此的间隔变得更窄来抑制电场的进入。可是，起因于光刻法的分辨率等，p型保护环彼此的间隔的缩小化有限度，例如难以缩小化至0.5μm以下的间隔。因此，担心变得无法应对今后的进一步微细化。

本发明的目的是提供在形成电流分散层的情况下能够抑制由电场集中引起的耐压下降的结构的SiC半导体装置及其制造方法。

本发明的一个观点的SiC半导体装置在单元部及外周部具备第1或第2导电型的基板、形成于基板的表面侧且设定为比基板低的杂质浓度的第1导电型的漂移层、和形成于漂移层上且设定为比漂移层高的杂质浓度的第1导电型的电流分散层。在单元部中，具备立式的半导体元件，该半导体元件具有以条纹状形成于电流分散层上的第2导电型层、与第2导电型层电连接的第1电极和与基板的背面侧电连接的第2电极，在第1电极与第2电极之间流过电流。另外，在保护环部中，具备从电流分散层的表面形成并且被制成将单元部包围的多个框形状的线状的第2导电型的保护环。并且，通过在保护环部中形成电流分散层比单元部凹陷的凹部，从而构成在基板的厚度方向上单元部比保护环部突出的岛状的台面部，从台面部与凹部的边界位置朝向台面部的外周侧，在漂移层的表层部上具备设定为比保护环低的杂质浓度的第2导电型的电场缓和层。

像这样，从台面部与凹部的边界位置朝向台面部的外周侧，在漂移层的表层部上形成电场缓和用的电场缓和层。因此，能够抑制电场进入保护环之间。由此，电场集中得到缓和，由电场集中引起的层间绝缘膜的击穿得到抑制，能够抑制耐压下降。因此，能够制成可得到所期望的耐压的SiC半导体装置。

另外，在本发明的另一个观点的SiC半导体装置中，从台面部与凹部的边界位置朝向台面部的外周侧，在电流分散层内具备载流子浓度设定为比电流分散层及保护环低的第1导电型或第2导电型的电场缓和层。