[发明专利]半导体衬底

说明书

提供半导体衬底，其具有缓冲层，所述缓冲层具有将由Al_xGa_1‑xN形成的第一晶体层及由Al_yGa_1‑yN形成的第二晶体层重复层叠而成的层叠结构，对缓冲层的截面在包含单一的第一晶体层的观察区域中进行TEM观察时，以深度D作为变量的HAADF‑STEM强度I(D)于深度Dmin处显示极小值Imin，于深度Dmax(Dmax＞Dmin)处显示极大值Imax，在位于比Dmin浅的位置的单调递减区域中I(D)从Imax与Imin的中间值Imid到Imin为止的深度方向距离DD1、与在位于比Dmin深的位置的单调递增区域中I(D)从Imin到Imax为止的深度方向距离DD2满足DD1≤0.3×DD2的条件。

技术领域

本发明涉及半导体衬底。

背景技术

作为在Si衬底上使III族氮化物半导体进行晶体生长的技术，对例如以下文献中所示的技术进行了研究。

专利文献1公开了以抑制器件化的工序中产生的裂纹为目的而制作的III族氮化物外延衬底。该III族氮化物外延衬底的特征在于，具有Si衬底、与该Si衬底接触的初始层、和形成于该初始层上的超晶格层叠体，所述超晶格层叠体包含多组依次具有由Al组成比大于0.5且为1以下的AlGaN形成的第一层及由Al组成比大于0且为0.5以下的AlGaN形成的第二层的层叠体，所述第二层的Al组成比随着远离所述衬底而递减。

专利文献2公开了能够抑制氮化物半导体层的裂纹(裂痕)、晶体缺陷、翘曲的发生、且能够提高生产率的化合物半导体衬底。该化合物半导体衬底具备：晶面取向为(111)面的硅单晶衬底；形成于所述硅单晶衬底上的、由Al_xGa_1-xN单晶(0＜x≤1)构成的第一缓冲层；形成于所述第一缓冲层上的第二缓冲层，该第二缓冲层是将厚度为250nm以上且350nm以下的由Al_yGa_1-yN单晶(0≤y＜0.1)构成的第一单层、和厚度为5.0nm以上且20nm以下的由Al_zGa_1-zN单晶(0.9＜z≤1)构成的第二单层交替地层叠多层而成的；和形成于所述第二缓冲层上的、包含至少1层以上的氮化物系半导体单晶层的半导体元件形成区域。

专利文献3公开了能够在抑制晶片的翘曲的同时进一步降低漏电流的半导体电子器件。该半导体电子器件是具备隔着缓冲层而层叠于衬底上的化合物半导体层的半导体电子器件，所述缓冲层具有在使用Al组成为0.2以下的氮化物系化合物半导体形成的第一层上层叠使用Al组成为0.8以上的氮化物系化合物半导体形成的第二层而成的复合层。

非专利文献1中，记载了“可以预期，若能够实现使GaN与AlN交替地层叠从而以使GaN上的AlN松弛、在AlN上的GaN中残留压缩应力这样的生长，则能够利用GaN/AlN的应变周期结构(被称为应变层超晶格(Strained Layer Super-lattice)，以下记为SLS)而对膜整体赋予压缩应力。除了SLS以外，通过使晶格常数随着越是层叠于上方的膜越是扩大这样的组合也能够施加压缩应力。”。

现有技术文献

专利文献

专利文献1：日本特开2013-021124号公报

专利文献2：日本特开2010-232322号公报

专利文献3：日本特开2008-171843号公报

非专利文献

非专利文献1：K.Matsumoto et al.,J.Vac.Soc.Jpn.54,6(2011),p376-380.

发明内容

发明所要解决的课题