[发明专利]半导体衬底在审
| 申请号： | 201780073869.0 | 申请日： | 2017-11-28 |
| 公开（公告）号： | CN110024082A | 公开（公告）日： | 2019-07-16 |
| 发明（设计）人： | 山本大贵;长田刚规 | 申请（专利权）人： | 住友化学株式会社 |
| 主分类号： | H01L21/205 | 分类号： | H01L21/205;C23C16/30;C23C16/34;H01L21/338;H01L29/778;H01L29/812 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 杨宏军 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 缓冲层 晶体层 深度方向距离 半导体 层叠结构 衬底提供 单调递减 单调递增 观察区域 衬底 重复 | ||
1.半导体衬底，其具有基础衬底、器件形成层、和位于所述基础衬底与所述器件形成层之间的缓冲层，
所述缓冲层具有由AlxGa1-xN形成的第一晶体层及由AlyGa1-yN形成的第二晶体层重复层叠而成的层叠结构，
所述第一晶体层的平均Al组成AVG(x)及所述第二晶体层的平均Al组成AVG(y)满足0＜AVG(x)≤1、0≤AVG(y)＜1、及AVG(x)＞AVG(y)的条件，
对所述缓冲层的截面在包含单一的所述第一晶体层的观察区域中进行TEM观察时，以深度D作为变量的HAADF-STEM强度I(D)于深度Dmin处显示极小值Imin，于深度Dmax(Dmax＞Dmin)处显示极大值Imax，
在位于比所述Dmin浅的位置的单调递减区域中所述I(D)从所述Imax与所述Imin的中间值Imid到所述Imin为止的深度方向距离DD1、与在位于比所述Dmin深的位置的单调递增区域中所述I(D)从所述Imin到所述Imax为止的深度方向距离DD2满足DD1≤0.3×DD2的条件。
2.如权利要求1所述的半导体衬底，其中，所述I(D)的二阶微分d2I(D)/dD2在所述Dmin与所述Dmax之间具有多于1个的零交叉点。
3.如权利要求1或2所述的半导体衬底，其中，所述器件形成层的热膨胀系数大于所述基础衬底的热膨胀系数，
所述第二晶体层的平均晶格常数大于所述第一晶体层的平均晶格常数。
4.如权利要求3所述的半导体衬底，其中，所述基础衬底为硅衬底，
所述器件形成层为由GaN或AlGaN形成的单层或叠层。
5.如权利要求1至4中任一项所述的半导体衬底，其中，在所述基础衬底与所述缓冲层之间，还具有抑制硅原子与III族原子的反应的反应抑制层。
6.如权利要求5所述的半导体衬底，其中，在所述反应抑制层与所述缓冲层之间还具有中间层，所述中间层在体晶状态下的晶格常数大于所述反应抑制层的晶格常数。
7.如权利要求1至6中任一项所述的半导体衬底，其中，所述第一晶体层的厚度大于5.0nm且小于20nm，
所述第二晶体层的厚度为10nm以上且300nm以下，
位于所述基础衬底上的、包含所述缓冲层及所述器件形成层的氮化物晶体层的厚度为500nm以上且13000nm以下。
8.如权利要求1至7中任一项所述的半导体衬底，其中，所述AVG(x)及所述AVG(y)满足0.9≤AVG(x)≤1、及0≤AVG(y)≤0.3的条件。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于住友化学株式会社，未经住友化学株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201780073869.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：图案化基底的制备方法
- 下一篇：半导体衬底
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
