[发明专利]半导体元件及其制造方法

权利要求书

1.一种半导体元件的制造方法，其特征在于，包括：

提供基底，其包括存储器区与逻辑区；

在所述存储器区与所述逻辑区的所述基底中形成多个隔离结构；

在所述逻辑区的所述基底上形成选择栅极结构，其横越所述基底与所述隔离结构；

在所述存储器区与所述逻辑区的所述基底上形成垫氧化物层；

移除所述存储器区中的所述垫氧化物层，以凹陷所述隔离结构，使得所述存储器区中的所述基底的多个部分突出于所述隔离结构，以形成多个半导体鳍；

形成电荷存储层以覆盖所述半导体鳍；

形成导体层以横越所述半导体鳍与所述隔离结构，使得所述电荷存储层配置在所述导体层与所述半导体鳍之间，其中所述导体层为控制栅极；以及

在所述选择栅极结构与所述控制栅极之间的所述基底中形成掺杂区，其中所述选择栅极结构与所述控制栅极共用所述掺杂区，

其中位于所述存储器区的所述隔离结构的顶面低于位于所述逻辑区的所述隔离结构的顶面，且相距第一高度差，其中所述第一高度差介于20纳米至30纳米之间，

其中位于所述逻辑区的所述基底的顶面与位于所述逻辑区的所述隔离结构的所述顶面为共平面。

2.如权利要求1所述的半导体元件的制造方法，其中所述移除所述存储器区中的所述垫氧化物层包括：

形成掩模图案以覆盖所述逻辑区中的所述垫氧化物层；

进行缓冲氧化物蚀刻工艺5秒至300秒，以完全移除所述存储器区中的所述垫氧化物层并移除所述隔离结构的一部分。

3.如权利要求2所述的半导体元件的制造方法，其中所述缓冲氧化物蚀刻工艺对所述隔离结构与所述基底的蚀刻选择比介于100至5之间。

4.如权利要求1所述的半导体元件的制造方法，其中所述移除所述存储器区中的所述垫氧化物层包括：

形成掩模图案以覆盖所述逻辑区中的所述垫氧化物层；

对所述存储器区中的所述垫氧化物层进行离子注入处理；以及

进行缓冲氧化物蚀刻工艺5秒至300秒，以完全移除所述存储器区中的所述垫氧化物层并移除所述隔离结构的一部分。

5.如权利要求4所述的半导体元件的制造方法，其中所述离子注入处理包括将掺质注入到所述存储器区的所述垫氧化物层中，所述掺质包括碳、磷、砷或其组合。

6.如权利要求1所述的半导体元件的制造方法，其中移除所述存储器区中的所述垫氧化物层以凹陷所述隔离结构之后，所述位于所述存储器区的隔离结构的所述顶面低于所述半导体鳍的顶面，且相距第二高度差。

7.如权利要求6所述的半导体元件的制造方法，其中所述第二高度差介于20纳米至30纳米之间。

8.如权利要求1所述的半导体元件的制造方法，其中所述半导体鳍的宽度介于5纳米至20纳米之间。