[发明专利]半导体装置和半导体装置的制造方法

说明书

半导体装置和半导体装置的制造方法。能够抑制半导体装置的尺寸的大型化，并且在电阻体的电阻值偏离设计值的情况下能够利用一片光掩模来进行校正。一种半导体装置，其为具有硅化物层和含有杂质的多晶硅层的电阻体，并且在电阻体的长度方向上具有多个硅化物层与多晶硅层的边界面。此外，一种制造方法，在该半导体装置中，通过变更一片硅化物层形成掩模、并改变硅化物层与多晶硅层的边界面的数量和多晶硅层长度，从而对电阻值进行调整。

技术领域

本发明涉及半导体装置和该半导体装置的制造方法，特别是涉及具备电阻体的半导体装置及其制造方法。

背景技术

在半导体装置中使用的电阻体可列举在单晶硅半导体基板中掺入与半导体基板逆导电型的杂质而成的扩散电阻体、由掺入有杂质的多晶硅构成的多晶硅电阻体等。

由于多晶硅电阻体的电阻值根据多晶硅层的膜厚和形成条件、被导入的杂质的离子种类和浓度等几个制造条件复合地确定，因此，有时无法得到所希望的电阻值。因此，在多晶硅电阻体的电阻值偏离所希望的设计值的情况下，提出了对电阻值进行校正。

例如，在专利文献1中公开了图8所示的两端形成硅化物得到的多晶硅电阻体的电阻值设定方法。在该文献技术中，在电阻值高于设计值的情况下，通过进行将形成于长方形的多晶硅电阻体的长边方向的两端的硅化物层22的形成范围从两端的各侧扩大ΔL/2的校正，从而减小电阻值。此外，在电阻值低于设计值的情况下，通过进行将多晶硅层21的宽度从两侧缩小ΔW/2的校正，从而增大电阻值。这样，由于通过用于确定硅化物区域22的、抑制形成硅化物得到的硅化物块膜30的形成范围的调整或多晶硅层21的宽度的调整来校正多晶硅电阻体的电阻值，因此，不影响周围的图案及配线布局就能够进行电阻值的校正。

现有技术文献

专利文献

专利文献1：日本特开2012-33641号公报

但是，根据专利文献1的方法，若电阻体的电阻值高的情况和低的情况在一个半导体装置内发生，则需要用于多晶硅电阻体形成和用于硅化物层形成的两片光掩模校正，开发费用增大。并且，需要从比硅化物层形成工序靠前的多晶硅形成工序起变更设计来制作半导体装置，无法避免开发期拖长。

发明内容

因此，本发明正是为了解决上述那样的课题而完成的，其目的在于，提供在对电阻值进行校正的情况下抑制开发费用的增大及开发期拖长的半导体装置及其制造方法。

用于解决课题的手段

为解决上述课题，本发明为如下的半导体装置及半导体装置的制造方法。

即，一种半导体装置，该半导体装置具有大致长方形状的电阻体，其特征在于，所述电阻体具备：多晶硅层，其含有杂质；接触区，其分别被设置在电阻体的两端部，包括与上层配线电连接的接触部；和硅化物层，其在所述接触区以外的区域的至少一处隔着具有规定的电阻值的边界面而与所述多晶硅层连接，并具有与所述多晶硅层相同的宽度。

此外，一种半导体装置的制造方法，其特征在于，所述半导体装置的制造方法具备如下工序：对所述半导体装置中的所述电阻体的电阻值进行测定；和在所述电阻值低于设计值的情况下，增加所述硅化物层的数量，在所述电阻值高于所述设计值的情况下，减少所述硅化物层的数量，由此进行调整以使所述电阻值成为所述设计值。

发明效果

由于本发明为如下结构：在电阻体中的接触区外设置硅化物层，在含有杂质的多晶硅层与所述硅化物层之间具备具有规定电阻值的边界面，因此，能够通过增减边界面的数量来调整电阻体的电阻值。因此，只进行制作过程的后半段即硅化物层形成工序中的一片光掩模校正即可实现电阻体的电阻值偏离设计值的情况下的设计变更，能够抑制专利文献1中那样的开发费用的增大及开发期的拖长。

附图说明