[发明专利]半导体封装

说明书

一种半导体封装包括第一封装和堆叠在第一封装上的第二封装。第一封装包括再分配基板、再分配基板上的第一半导体芯片、设置在再分配基板上的用于在平面图中观察时包围第一半导体芯片的连接基板、以及设置在连接基板的第一区域内并通过再分配基板电连接到第一半导体芯片的电感器结构。第二封装包括与第一封装电连接的至少一个外部端子。外部端子设置在连接基板的第二区域上，并且当在平面图中观察时，第一区域和第二区域彼此间隔开。

优先权声明

本申请要求于2016年10月31日向韩国知识产权局递交的韩国专利申请10-2016-0143499的优先权，其全部内容通过引用合并于此。

技术领域

本发明构思涉及半导体封装以及层叠封装(PoP)半导体器件。

背景技术

在半导体行业中，已经开发出各种封装技术，以满足能够存储大量信息并且薄和/或紧凑的半导体器件和/或电子设备的需求。这些封装技术中的许多典型是半导体封装，其包括印刷电路板(PCB)和集成电路(IC)芯片，所述IC芯片通过键合线或凸点设置在PCB上并与PCB电连接。集成电路(IC)芯片通常嵌入在PCB上的模塑料中。这些技术允许IC芯片容易地用作电子产品的控制系统的一部分。随着半导体行业的成熟，需要具有更高功能度的半导体封装，从而可以提高电子产品的性能和操作速度，同时产品保持相对紧凑。因此，需要在最小的占用空间和/或厚度内包括更多数量的IC芯片的封装技术。

发明内容

根据本发明构思的一方面，提供了一种半导体器件，包括：第一封装和堆叠在第一封装上的第二封装，其中第一封装包括再分配基板、设置在再分配基板上的第一半导体芯片、设置在再分配基板上的连接基板以及位于连接基板的第一区域内并通过再分配基板电连接到第一半导体芯片的电感器结构，所述连接基板在器件的平面图中包围第一半导体芯片，其中第二封装包括电连接到第一封装的至少一个外部端子，并且其中所述外部端子设置在连接基板的第二区域上，并且所述第一区域和所述第二区域在器件的平面图中彼此间隔开。

根据本发明构思的另一方面，还提供了一种半导体封装和包括该封装的半导体器件，其中该封装包括：再分配基板、设置在再分配基板上的连接基板(连接基板具有贯穿其中的孔)、在连接基板的孔内设置在再分配基板上的第一半导体芯片、以及位于连接基板的第一区域内并通过再分配基板电连接到第一半导体芯片的电感器结构，其中第一半导体芯片的底表面和连接基板的底表面与再分配基板的顶表面接触。

根据本发明构思的另一方面，提供了一种半导体封装和包括该封装的半导体器件，其中该封装包括：再分配基板、设置在再分配基板上的连接基板(连接基板具有贯穿其中的孔)、在连接基板的孔内设置在再分配基板上的第一半导体芯片、以及位于连接基板的第一区域内并通过再分配基板电连接到第一半导体芯片的电感器结构，其中第一半导体芯片包括通过再分配基板电连接到电感器结构的电压调节焊盘，所述第一区域与第一半导体芯片的第一侧表面相邻，所述电压调节焊盘与第一半导体芯片的所述第一侧表面相邻。

根据本发明构思的另一方面，还提供了一种半导体封装和包括该封装的半导体器件，其中该封装包括：再分配基板，包括绝缘基板和在绝缘基板内延伸的导电迹线的内部布线层；连接基板，设置在再分配基板上，并且包括限定从其顶表面朝再分配基板在竖直方向上延伸的开口的绝缘构件、嵌入在绝缘构件内的至少一个电感器以及在竖直方向上延伸穿过绝缘构件以提供从绝缘构件的顶表面到再分配基板的导电路径的至少一个电连接器；以及在绝缘构件中的开口内设置在再分配基板上并与再分配基板的布线层电连接的半导体芯片，其中连接基板具有至少一个第一区域和至少一个第二区域，连接基板的所述至少一个电连接器被限制于连接基板的所述至少一个第一区域，连接基板的所述至少一个电感器被限制于连接基板的所述至少一个第二区域并通过再分配基板电连接到半导体芯片，并且连接基板的每个所述至少一个第一区域在所述封装的平面图中与连接基板的每个所述至少一个第二区域横向间隔开，使得所述至少一个电感器的占用空间不与连接基板的所述至少一个电连接器的占用空间重叠。

附图说明