[发明专利]三维存储器及其制作方法有效
申请号: | 201710770822.1 | 申请日: | 2017-08-31 |
公开(公告)号: | CN107482012B | 公开(公告)日: | 2018-07-27 |
发明(设计)人: | 周成;袁彬;刘庆波;徐宋曼;刘思莹;龚睿;赵治国;唐兆云;夏志良;霍宗亮 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L27/11551 | 分类号: | H01L27/11551;H01L27/11578 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 李婷婷;王宝筠 |
地址: | 430074 湖北省武汉市东湖*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 三维 存储器 及其 制作方法 | ||
1.一种三维存储器制作方法,其特征在于,所述三维存储器包括核心区域和围绕所述核心区域的外围区域,所述外围区域以及所述核心区域均沉积有氧化层,所述三维存储器制作方法包括:
去除所述核心区域的氧化层;
沉积叠层结构,使所述核心区域的叠层结构的表面与所述外围区域的氧化层表面齐平,所述叠层结构包括层叠设置的第一子叠层和第二子叠层,且所述叠层结构的底层和顶层均为所述第一子叠层,所述核心区域顶层的第一子叠层和所述外围区域底层的第一子叠层为阻挡层;
去除所述外围区域的阻挡层背离所述氧化层一侧的所述第一子叠层和所述第二子叠层;
平坦化所述外围区域和所述核心区域至所述外围区域的阻挡层;
去除所述核心区域和所述外围区域的阻挡层;
将所述叠层结构中的第一子叠层替换为金属,形成栅极叠层;
制作金属线,所述金属线与所述栅极叠层一一对应电性连接。
2.根据权利要求1所述的三维存储器制作方法,其特征在于,所述去除所述核心区域和所述外围区域的阻挡层,具体包括:
采用湿法刻蚀工艺将所述核心区域和所述外围区域的阻挡层去除。
3.根据权利要求1所述的三维存储器制作方法,其特征在于,所述去除所述核心区域的氧化层,具体包括:
采用硬掩膜刻蚀工艺将所述核心区域的氧化层刻蚀去除。
4.根据权利要求1所述的三维存储器制作方法,其特征在于,所述平坦化所述外围区域和所述核心区域至所述外围区域的阻挡层,具体包括:
采用化学机械研磨工艺研磨所述核心区域和所述核心区域至所述外围区域的阻挡层。
5.根据权利要求1-4任意一项所述的三维存储器制作方法,其特征在于,所述第一子叠层的材质为SiN或多晶硅。
6.根据权利要求1-4任意一项所述的三维存储器制作方法,其特征在于,所述第二子叠层与所述氧化层的材质相同,均为SiO2。
7.一种三维存储器,其特征在于,包括:
衬底,所述衬底包括核心区域和围绕所述核心区域的外围区域;
位于所述外围区域的沟道和源极、漏极,以及覆盖所述沟道、所述源极和所述漏极的氧化层,所述氧化层朝向所述核心区域的侧壁相对于所述衬底的表面倾斜;
位于所述核心区域的栅极叠层,所述栅极叠层包括与所述衬底的表面平行的第一栅极叠层和相对于所述衬底的表面倾斜的第二栅极叠层,所述第二栅极叠层的倾斜度与所述外围区域的氧化层朝向所述核心区域的侧壁的倾斜度一样,每层所述第二栅极叠层的一端与每层所述第一栅极叠层一一对应连接;
多条金属线;
其中,每层所述第二栅极叠层的另一端、所述源极以及所述漏极分别连接一条金属线。
8.根据权利要求7所述的三维存储器,其特征在于,所述第一栅极叠层和所述第二栅极叠层的材质均为金属钨。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710770822.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:存储器及其形成方法、半导体器件
- 下一篇:三维存储器及其形成方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的