[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，其中，形成方法包括：在基底上形成介质结构，所述介质结构覆盖第一栅极结构和第一源漏掺杂区；采用第一刻蚀工艺刻蚀所述介质结构，在所述介质结构内形成第一源漏凹槽，且所述第一源漏掺杂区位于所述第一源漏凹槽的底部；采用第二刻蚀工艺刻蚀位于所述第一源漏凹槽底部的第一源漏掺杂区，在所述第一源漏掺杂区内形成第二源漏凹槽，且所述第二源漏凹槽位于所述第一源漏凹槽的底部。所述形成方法降低后续形成的第一源漏插塞与第一源漏掺杂区的接触电阻，提高半导体结构的电学性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

目前，在半导体器件的制作过程中，连接孔作为多层金属间互连以及器件有源区与外界电路之间的通道，在器件结构组成中具有重要的作用。然而，随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展，器件区的尺寸也越来越小，致使插塞的尺寸也越来越小，从而对连接孔刻蚀工艺提出了更高的要求。

由于半导体器件的密度提高，尺寸缩小，连接孔的尺寸缩小而导致刻蚀过程中的深宽比增大，所述连接孔的尺寸不仅影响到接触孔的工艺是否容易实现，还对于半导体器件的电学性能造成影响。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够改善半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一区，位于所述第一区上的第一栅极结构，以及位于第一栅极结构两侧的第一源漏掺杂区；在所述基底上形成介质结构，所述介质结构覆盖第一栅极结构和第一源漏掺杂区；采用第一刻蚀工艺刻蚀所述介质结构，在所述介质结构内形成第一源漏凹槽，且所述第一源漏掺杂区位于所述第一源漏凹槽的底部；采用第二刻蚀工艺刻蚀位于所述第一源漏凹槽底部的第一源漏掺杂区，在所述第一源漏掺杂区内形成第二源漏凹槽，且所述第二源漏凹槽位于所述第一源漏凹槽的底部。

可选的，所述第一刻蚀工艺为湿法刻蚀工艺和干法刻蚀工艺中的一种或两种组合。

可选的，所述第二刻蚀工艺为湿法刻蚀工艺和干法刻蚀工艺中的一种或两种组合。

可选的，所述湿法刻蚀采用的刻蚀溶液包括四甲基氢氧化铵溶液或氨水，刻蚀溶液的温度为25℃至75℃。

可选的，所述第二刻蚀工艺的工艺步骤包括：采用干法刻蚀工艺刻蚀所述第一源漏掺杂区，形成初始第二源漏凹槽；再采用湿法刻蚀工艺刻蚀所述初始第二源漏凹槽的内壁，形成所述第二源漏凹槽。

可选的，所述基底还包括第二区，位于第二区上的第二栅极结构以及位于第二栅极结构两侧的第二源漏掺杂区；所述介质结构还覆盖所述第二栅极结构和第二源漏掺杂区；所述第一刻蚀工艺还在所述介质结构内形成第三源漏凹槽，且所述第二源漏掺杂区位于所述第三源漏凹槽的底部。

可选的，所述第二刻蚀工艺还刻蚀位于所述第三源漏凹槽底部的第二源漏掺杂区，在所述第二源漏掺杂区内形成第四源漏凹槽，且所述第四源漏凹槽位于所述第三源漏凹槽的底部。

可选的，所述第二刻蚀工艺还刻蚀所述介质结构，在所述介质结构内形成第一栅极凹槽，所述第一栅极凹槽暴露出第一栅极结构。

可选的，还包括：在所述第一源漏凹槽、第二源漏凹槽内形成第一源漏插塞；在所述第一栅极凹槽内形成第一栅极插塞。

可选的，所述第一源漏插塞和第一栅极插塞的形成步骤包括：在所述介质结构上形成插塞材料层，且所述插塞材料层还填充所述第一源漏凹槽、第二源漏凹槽、以及第一栅极凹槽；平坦化所述插塞材料层，直至暴露出所述介质结构。