[发明专利]半导体装置的制作方法

说明书

本发明公开一种半导体装置的制作方法，其包括下列步骤：提供半导体基板，其上设置有鳍状结构；在鳍状结构内形成凹槽，致使半导体基板部分暴露出于凹槽的底面；在凹槽的侧面以及底面顺向性地形成掺质来源层；移除位于凹槽底面的掺质来源层，致使半导体基板部分暴露出该凹槽底面；以及对掺质来源层施行热处理制作工艺，以于鳍状结构内形成侧面掺杂区。

技术领域

本发明涉及一种半导体装置的制作方法，特别是涉及一种具有多栅极场效晶体管结构的半导体装置的制作方法。

背景技术

目前，是以金属氧化物半导体场效晶体管元件(MOSFET)作为建构超大型集成电路的主要元件。在过去的数十年间，随着MOSFET的尺寸持续微缩，无论是元件速度、效能、电路密度或是单位尺寸价格均有显著的改进。对于一般的平面晶体管元件，由于栅极长度持续减缩，使得两侧的源/漏极会对载流子通道产生不良的影响，并可能改变通道电位。在这样的情况下，栅极将无法有效地控制载流子通道的开/关，进而影响了元件的效能。而此现象，也被称作是「短通道效应」(short-channel effects,SCE)。

为了抑制短通道效应的产生，业界已提出多种相对应地的解决方式，诸如掺杂浓度的提升、栅极氧化层厚度的降低以及超浅源/漏极接面(ultra-shallow source/drainjunctions)等等。然而，对于降低至次30纳米(nanometer,nm)的半导体元件而言，目前业界倾向采用具有多栅极结构(multi-gate)的场效晶体管作为解决短通道效应的主要方式。一般而言，多栅极场效晶体管包含有一突起的鳍状结构，其内设置有源/漏极区域以及通道区域，而一栅极介电层以及一栅极电极可以相对应地包覆鳍状结构的通道区域。对于现行的多栅极场效晶体管，其大体上可以满足元件微小化的需求，并具有有效控制短通道的能力。

然而，现行的技术仍无法有效克服三维结构掺杂浓度不均的问题。举例来说，尽管目前已有技术方案利用具有不同倾角的多次离子注入制作工艺以形成轻掺杂区(lightlydoped drain,LDD)及/或大倾角注入区(halo implant region)，但其掺杂均匀度依旧无法符合高端产品的需求。因此，业界仍需一种具有半导体装置的制作方法，以制作具有较佳轻掺杂区均匀度的多栅极场效晶体管。

发明内容

有鉴于此，本发明的一目的在于提供一种半导体装置的制作方法，以解决现有技术中的缺失。

根据本发明的一实施例，是提供一种半导体装置的制作方法，包括下列步骤：提供半导体基板，其上设置有鳍状结构；在鳍状结构内形成凹槽，致使半导体基板部分暴露出于凹槽的底面；在凹槽的侧面以及底面顺向性地形成掺质来源层；移除位于凹槽底面的掺质来源层，致使半导体基板部分暴露出于凹槽底面；以及对掺质来源层施行热处理制作工艺，以于鳍状结构内形成侧面掺杂区。

根据本发明的另一实施例，另包括在暴露出于凹槽底面的半导体基板内形成底面掺杂区，其中底面掺杂区具有第一导电型，侧面掺杂区具有第二导电型，且第一导电型相异于第二导电型。

根据本发明的另一实施例，其中移除位于凹槽底面的掺质来源层的时点是在形成底面掺杂区之前

根据本发明的另一实施例，其中在形成凹槽前，进一步包括形成栅极结构，栅极结构会覆盖住鳍状结构的部分区段。

根据本发明的另一实施例，其中掺质来源层会覆盖住栅极结构

根据本发明的另一实施例，其中在对掺质来源层施行热处理制作工艺之后，进一步包括移除位于凹槽侧面的掺质来源层。

根据本发明的另一实施例，其中在移除位于凹槽侧面的掺质来源层之后，进一步包括在凹槽内形成外延结构。

根据本发明的另一实施例，其中外延结构具有第一导电型。