[发明专利]半导体封装

说明书

本发明提供一种一半导体封装，其包括：一第一基板，其包括自该第一基板之一表面延伸之一第一互连结构，该第一互连结构包括一第一尺寸之颗粒；一第二基板，其包括一第二互连结构，该第二互连结构包括一第二尺寸之颗粒；及一第三互连结构，其系设置于该第一互连结构与该第二互连结构之间，该第三互连结构包括一第三尺寸之颗粒；一第一侧壁，其相对于一参考平面倾斜一第一角度；及一第二侧壁，其相对于该参考平面倾斜一第二角度，其中该第一角度相异于该第二角度，该第一侧壁系设置于该第一基板与该第二侧壁之间，且该第三尺寸小于该第一尺寸与该第二尺寸两者。

技术领域

本发明系关于一种半导体封装，更特定而言，本发明系关于一种具有加强型互连结构之半导体封装。

背景技术

自集成电路问世以来，由于各种电子组件与半导体封装之积体密度之持续增加，半导体工业因此经历持续快速成长，大体而言，系透过不断减缩组件之最小特征尺寸来增加积体密度，藉此允许将更多组件整合至一芯片或封装当中。一种用于将更多组件整合至一半导体结构之方式系三维集成电路(3D IC)堆栈技术之采用，其中硅晶圆及/或晶粒系彼此堆栈，而一种用于堆栈半导体封装中之半导体晶圆及/或基板之方式系使用两基板之金属互连结构间之直接接合技术(例如铜-铜直接接合技术)，然而，为实现成功之接合，则需要两基板间之精确对准及单一基板上所有互连结构之高度共平面性，藉此将一基板之互连结构直接接合至另一基板之互连结构，而在热循环期间两基板之翘曲(例如由直接接合技术之相对高温所导致)亦可能导致接合失败。此外，习知铜-铜接合技术需要在高温、高压及/或高真空之环境下进行。综上，需要一种于接合制程中对基板错位及缺乏共平面性之互连结构具有高容许度之半导体封装。

发明内容

本发明之一实施例之一半导体封装包括：一第一基板，其包括自该第一基板之一表面延伸之一第一互连结构，该第一互连结构包括一第一尺寸之颗粒(grain)；一第二基板，其包括一第二互连结构，该第二互连结构包括一第二尺寸之颗粒；及一第三互连结构，其系设置于该第一互连结构与该第二互连结构之间，该第三互连结构包括一第三尺寸之颗粒；一第一侧壁，其相对于一参考平面倾斜一第一角度；及一第二侧壁，其相对于该参考平面倾斜一第二角度，其中该第一角度相异于该第二角度，该第一侧壁系设置于该第一基板与该第二侧壁之间，且该第三尺寸小于该第一尺寸与该第二尺寸两者。

本发明之一实施例之一半导体封装包括：一第一基板，其包括自该第一基板之一表面延伸之一第一互连结构；一第二基板，其包括一第二互连结构；及一第三互连结构，其系设置于该第一互连结构与该第二互连结构之间，该第三互连结构包括：一第一侧壁，其相对于一参考平面倾斜一第一角度；及一第二侧壁，其相对于该参考平面倾斜一第二角度，该第一侧壁系设置于该第一基板与该第二侧壁之间，该第一角度相异于该第二角度，其中该第一互连结构与该第二互连结构定义一空间。

本发明之一实施例之一半导体封装包括：一第一基板，其包括自该第一基板之一表面延伸之一第一互连结构，该第一互连结构包括一第一尺寸之颗粒；一第二基板，其包括一第二互连结构，该第二互连结构包括一第二尺寸之颗粒；及一第三互连结构，其系设置于该第一互连结构与该第二互连结构之间，该第三互连结构包括一第三尺寸之颗粒，其中该第一互连结构与该第二互连结构定义一空间，且该第三尺寸小于该第一尺寸与该第二尺寸两者。

附图说明

图1为依据本发明之一实施例之一半导体封装之示意图。

图2为依据本发明之一实施例之一半导体封装之示意图。

图3为依据本发明之一实施例之使用两基板组装以形成一半导体封装之示意图。

图4为依据本发明之一实施例之使用两基板组装以形成一半导体封装之示意图。

图5为依据本发明之一实施例之各种互连结构之示意图。

图6为依据本发明之一实施例之一半导体封装之示意图。

图7为依据本发明之一实施例之一半导体封装之示意图。