[发明专利]集成电路的封装装置

说明书

本发明公开一种集成电路的封装装置，包括半导体晶粒、第一绝缘层与导电层。半导体晶粒具有表面、第一侧面、接触部与侧壁缺口。侧壁缺口位于第一侧面。第一绝缘层设置于半导体晶粒的表面，且至少部分填满侧壁缺口，第一绝缘层露出接触部。导电层设置于接触部并朝向第一侧面延伸而部分覆盖第一绝缘层，覆盖侧壁缺口的第一绝缘层于半导体晶粒的第一侧面形成阻隔部。此结构可防止锡膏接触半导体晶粒本体而导致短路，且可避免现有技术中的刀具或半导体晶粒损坏的现象。

技术领域

本发明与封装装置有关，特别是关于一种集成电路的封装装置。

背景技术

请参照图1，在现有的晶片级封装(Chip Scale Package,CSP)技术中，在晶片阶段可将导电层PAD延伸铺设超过密封环SR并贴近至切割线L(但导电层PAD未对齐或超过切割线L)，使得晶片沿切割线L被切割为晶粒后，其靠近切割线L的部位仍有导电层PAD会露出。上述结构在与电路板MB焊接时，能使焊接用的锡膏PS往上攀附，以增加焊接强度与电接触的面积。

然而，上述结构在实际应用中仍存在下列缺点，亟待克服：

(1)一旦焊接用的锡膏PS量过多时，往上攀附的锡膏PS很可能会接触到半导体晶粒CH本体(如图1中的虚线圈起处所示)，因而导致短路的现象发生。

(2)由于导电层PAD通常是由金属材料构成且会延伸贴近至切割线，因此，当切割刀沿切割线L进行切割时，切割刀可能会切到导电层PAD而沾黏导电层PAD的金属材料，导致切割刀或半导体晶粒CH的损坏。

发明内容

有鉴于此，本发明提供一种集成电路的封装装置，以解决现有技术所述及的问题。

本发明的一较佳具体实施例为一种集成电路的封装装置。在此实施例中，封装装置包括半导体晶粒、第一绝缘层与导电层。半导体晶粒具有表面、第一侧面、接触部与侧壁缺口，侧壁缺口位于第一侧面。第一绝缘层设置于半导体晶粒的表面，且至少部分填满侧壁缺口，第一绝缘层露出接触部。导电层设置于接触部并朝向第一侧面延伸而部分覆盖第一绝缘层，覆盖侧壁缺口的第一绝缘层于半导体晶粒的第一侧面形成阻隔部。

在本发明的一实施例中，封装装置更包括密封环，位于接触部与侧壁缺口之间。

在本发明的一实施例中，导电层往侧壁缺口延伸并超过密封环。

在本发明的一实施例中，导电层具有第二侧面且导电层露出此第二侧面。

在本发明的一实施例中，导电层的第二侧面与半导体晶粒的第一侧面之间具有一预设距离，上述预设距离的范围为5um～15um。

在本发明的一实施例中，导电层露出的第二侧面位于密封环与侧壁缺口之间，且密封环位于接触部与侧壁缺口之间。

在本发明的一实施例中，导电层露出的第二侧面位于侧壁缺口上。

在本发明的一实施例中，封装装置还包括第二绝缘层，位于第一绝缘层上并与导电层相邻。

本发明的另一较佳具体实施例亦为一种集成电路的封装装置。在此实施例中，封装装置包括半导体晶粒、第一绝缘层与导电层。半导体晶粒具有晶粒表面、第一侧面、接触部、密封环与侧壁缺口。侧壁缺口位于第一侧面。密封环位于接触部与侧壁缺口之间。第一绝缘层设置于晶粒表面，且至少部分填满侧壁缺口。第一绝缘层露出接触部并覆盖密封环。导电层设置于接触部并朝向第一侧面延伸而部分覆盖第一绝缘层，朝向第一侧面延伸的导电层超过密封环并贴近第一侧面。

在本发明的一实施例中，导电层具有第二侧面且导电层露出第二侧面。

在本发明的一实施例中，第二侧面位于密封环与侧壁缺口之间。

在本发明的一实施例中，第二侧面位于侧壁缺口上。