[发明专利]三维集成电路结构及其制造方法

说明书

本发明实施例提供一种三维集成电路结构包括第一芯片、第二芯片、介电层以及密封环。第一芯片与第二芯片接合。介电层位于第二芯片上且环绕第一芯片。密封环位于第一芯片旁且贯穿介电层。

技术领域

本发明实施例涉及一种三维集成电路结构及其制造方法，尤其涉及一种具有密封环的三维集成电路结构及其制造方法。

背景技术

一般来说，在将芯片接合至晶片上以后，会对芯片进行封装与电性连接等处理步骤，最后会经由切割道对接合有芯片的晶片进行切割。然而，在切割晶片时，很容易导致芯片中的膜层发生裂痕的情况。因此，本领域亟须一种能提升切割后的芯片质量的方法。

发明内容

本发明实施例的一种三维集成电路结构包括第一芯片、第二芯片、介电层以及密封环。第一芯片与第二芯片接合。介电层位于第二芯片上且环绕第一芯片。密封环位于第一芯片旁且贯穿介电层。

本发明实施例的一种三维集成电路结构包括第一芯片、第二芯片、介电层、第一密封环以及第二密封环。第一芯片与第二芯片接合。介电层位于第二芯片上且环绕第一芯片。第一密封环位于第一芯片旁且贯穿介电层。第二密封环位于第一密封环与第一芯片之间且贯穿介电层。

本发明实施例的一种三维集成电路结构的制造方法包括以下步骤。将第一芯片接合至晶片上，晶片具有切割道。于晶片上形成介电层，以封装第一芯片。于介电层中形成密封环，密封环贯穿介电层且位于第一芯片与切割道之间。沿着切割道切割介电层与晶片，以形成包括第一芯片与第二芯片的堆叠，其中第二芯片为晶片的一部分。

附图说明

包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。

图1为根据一些实施例所示出的一种三维集成电路结构的形成方法的流程图；

图2A至图2F为根据一些实施例所示出的一种三维集成电路结构的形成方法的剖面示意图；

图3A为根据一些实施例所示出的一种三维集成电路结构的上视示意图；

图3B为根据一些实施例所示出的一种三维集成电路结构的上视示意图；

图4为根据一些实施例所示出的一种三维集成电路结构的剖面示意图；

图5A为根据一些实施例所示出的一种三维集成电路结构的剖面示意图；以及

图5B为根据一些实施例所示出的一种三维集成电路结构的上视示意图。

具体实施方式

以下揭露内容提供用于实施所提供的目标的不同特征的许多不同实施例或实例。以下所描述的构件及配置的具体实例是为了以简化的方式传达本揭露为目的。当然，这些仅仅为实例而非用以限制。举例来说，在以下描述中，在第二特征上方或在第二特征上形成第一特征可包括第一特征与第二特征形成为直接接触的实施例，且也可包括第一特征与第二特征之间可形成有额外特征，使得第一特征与第二特征可不直接接触的实施例。此外，本揭露在各种实例中可重复使用组件符号及/或字母。组件符号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例及/或配置本身之间的关系。

另外，为了易于描述附图中所示出的一个构件或特征与另一组件或特征的关系，本文中可使用例如“在...下”、“在...下方”、“下部”、“在…上”、“在…上方”、“上部”及类似术语的空间相对术语。除了附图中所示出的定向之外，所述空间相对术语意欲涵盖组件在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语相应地作出解释。

图1为根据一些实施例所示出的一种三维集成电路结构的形成方法的流程图。图2A至图2F为根据一些实施例所示出的一种三维集成电路结构的形成方法的剖面示意图。