[发明专利]三维集成电路芯片的贯孔修复方法及修复系统

说明书

本发明提供一种三维集成电路芯片的贯孔修复方法及修复系统，包括：提供彼此连通的至少两层芯片；芯片之间采用贯孔传输电学信号，同一电学信号对应于至少一贯孔，提供至少一性能良好的冗余贯孔；于出厂前，通过测试模块测试贯孔的连接性能，存储对应的修复信息于存储器；于芯片工作时，存储器基于所述修复信息产生控制信号，并通过逻辑运算，将无传输电学信号并且连接性能良好的冗余贯孔替代连接性能不良的贯孔，传输原电学信号，以实现贯孔修复、降低冗余。

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种三维集成电路芯片的贯孔修复方法及修复系统。

背景技术

随着SoC（系统集成芯片）的规模越来越大，3DIC（三维集成电路）由于其更高的密度、更高的传输速率及低功耗的优点逐渐受到人们的重视和研究，而硅通孔（ThroughSilicon Via，TSV）技术能够使芯片在三维方向堆叠的密度最大，使芯片之间的互连线最短、外形尺寸最小，能够有效地实现这种3DIC的层叠，制造出结构更复杂、性能更强大、更具成本效率的3DIC。

3DIC通常会存在数量非常大的TSV，例如，100个TSV，然而由于工艺跨度大等因素，良率问题一直是TSV封装方法的大问题。如图1（a）中所示，如果一个信号采用1个TSV传输，则3DIC的TSV良率为0。为了提高良率，很多设计采用多个TSV传输一个电学信号来保证芯片之间的连接性能良好。例如，如图1（b）中所示，一个信号采用3个TSV传输，假设单个TSV的良率为99.9%，则3DIC的TSV良率可以计算为(1-0.001^3)^100为99.9999%。然而该方法需要比较大的芯片面积来放置TSV，并且增加的TSV会使得信号的寄生负载变大。

发明内容

本发明的目的在于提供三维集成电路芯片的贯孔修复方法及修复系统，解决现有技术中贯孔冗余，占用面积大的技术问题。

为了解决上述技术问题，本发明提供一种三维集成电路芯片的贯孔修复方法，包括：

提供彼此连通的至少两层芯片；芯片之间采用贯孔传输电学信号，同一电学信号对应于至少一贯孔，提供至少一性能良好的冗余贯孔；

于出厂前，通过测试模块测试贯孔的连接性能，存储对应的修复信息于存储器；

于芯片工作时，存储器基于所述修复信息产生控制信号，并通过逻辑运算，将无传输电学信号并且连接性能良好的冗余贯孔替代连接性能不良的贯孔，传输原电学信号，以实现贯孔修复、降低冗余。

可选的，提供修复电路，所述修复电路连接于性能良好的贯孔，提供修复使能信号于所述修复电路，进行逻辑运算控制贯孔的替换。

可选的，提供贯孔模块、修复电路；

所述贯孔模块包括多路贯孔电路，所述每路贯孔电路包括：逻辑与门，所述逻辑与门包括：第一端、第二端，所述第一端连接控制信号；所述第二端连接修复使能信号，所述逻辑与门的第三端接控制模块；所述控制模块的输入端还连接输入信号，所述输入信号变化；

所述修复电路包括：逻辑与门，所述逻辑与门包括第一端、第二端，所述第一端和所述第二端连接修复使能信号，所述逻辑与门的第三端接控制模块，所述控制模块的输入端还连接冗余输入信号；冗余输入信号为稳定不变。

可选的，所述贯孔模块的每路贯孔电路还包括：逻辑或门，所述逻辑或门的第一端连接于本支路逻辑与门的第三端，第二端连接于另一路贯孔电路中逻辑或门的第三端，本支路逻辑或门的第三端连接控制模块；

所述修复电路包括：逻辑或门，所述逻辑或门的第一端连接于本支路逻辑与门的第三端，第二端连接于一路贯孔电路中逻辑或门的第三端，本支路逻辑或门的第三端连接控制模块。

可选的，所述贯孔为硅穿孔或非硅穿孔。

相应的，本发明还提供一种三维集成电路芯片的贯孔修复系统，包括：