[发明专利]三维集成电路芯片的贯孔修复方法及修复系统在审
| 申请号: | 201710275907.2 | 申请日: | 2017-04-25 |
| 公开(公告)号: | CN108735696A | 公开(公告)日: | 2018-11-02 |
| 发明(设计)人: | 赵立新;俞大立;黄泽 | 申请(专利权)人: | 格科微电子(上海)有限公司 |
| 主分类号: | H01L23/48 | 分类号: | H01L23/48;H01L23/544 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 201203 上海市*** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 贯孔 电学信号 芯片 修复 连接性能 冗余 三维集成电路 存储器 修复系统 传输 测试模块 控制信号 逻辑运算 信息产生 两层 连通 出厂 存储 测试 替代 | ||
1.一种三维集成电路芯片的贯孔修复方法,其特征在于,包括:
提供彼此连通的至少两层芯片;芯片之间采用贯孔传输电学信号,同一电学信号对应于至少一贯孔,提供至少一性能良好的冗余贯孔;
于出厂前,通过测试模块测试贯孔的连接性能,存储对应的修复信息于存储器;
于芯片工作时,存储器基于所述修复信息产生控制信号,并通过逻辑运算,将无传输电学信号并且连接性能良好的冗余贯孔替代连接性能不良的贯孔,传输原电学信号,以实现贯孔修复、降低冗余。
2.根据权利要求1所述的三维集成电路芯片的贯孔修复方法,其特征在于,提供修复电路,所述修复电路连接于性能良好的贯孔,提供修复使能信号于所述修复电路,进行逻辑运算控制贯孔的替换。
3.根据权利要求1所述的三维集成电路芯片的贯孔修复方法,其特征在于,
提供贯孔模块、修复电路;
所述贯孔模块包括多路贯孔电路,所述每路贯孔电路包括:逻辑与门,所述逻辑与门包括:第一端、第二端,所述第一端连接控制信号;所述第二端连接修复使能信号,所述逻辑与门的第三端接控制模块;所述控制模块的输入端还连接输入信号,所述输入信号变化;
所述修复电路包括:逻辑与门,所述逻辑与门包括第一端、第二端,所述第一端和所述第二端连接修复使能信号,所述逻辑与门的第三端接控制模块,所述控制模块的输入端还连接冗余输入信号;冗余输入信号为稳定不变。
4.根据权利要求3所述的三维集成电路芯片的贯孔修复方法,其特征在于,所述贯孔模块的每路贯孔电路还包括:逻辑或门,所述逻辑或门的第一端连接于本支路逻辑与门的第三端,第二端连接于另一路贯孔电路中逻辑或门的第三端,本支路逻辑或门的第三端连接控制模块;
所述修复电路包括:逻辑或门,所述逻辑或门的第一端连接于本支路逻辑与门的第三端,第二端连接于一路贯孔电路中逻辑或门的第三端,本支路逻辑或门的第三端连接控制模块。
5.根据权利要求1所述的三维集成电路芯片的贯孔修复方法,其特征在于,所述贯孔为硅穿孔或非硅穿孔。
6.一种三维集成电路芯片的贯孔修复系统,其特征在于,包括:
贯孔模块、修复电路;
所述贯孔模块包括多路贯孔电路,所述每路贯孔电路包括:逻辑与门,所述逻辑与门包括:第一端、第二端,所述第一端连接控制信号;所述第二端连接修复使能信号,所述逻辑与门的第三端接控制模块;所述控制模块的输入端还连接输入信号,所述输入信号变化;
所述修复电路包括:逻辑与门,所述逻辑与门包括第一端、第二端,所述第一端和所述第二端连接修复使能信号,所述逻辑与门的第三端接控制模块,所述控制模块的输入端还连接冗余输入信号;冗余输入信号为稳定不变。
7.根据权利要求6所述的三维集成电路芯片的贯孔修复系统,其特征在于,所述贯孔模块的每路贯孔电路还包括:逻辑或门,所述逻辑或门的第一端连接于本支路逻辑与门的第三端,第二端连接于另一路贯孔电路中逻辑或门的第三端,本支路逻辑或门的第三端连接控制模块;
所述修复电路包括:逻辑或门,所述逻辑或门的第一端连接于本支路逻辑与门的第三端,第二端连接于一路贯孔电路中逻辑或门的第三端,本支路逻辑或门的第三端连接控制模块。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于格科微电子(上海)有限公司,未经格科微电子(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710275907.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:封装基板及其制法
- 下一篇:半导体装置和半导体装置的制造方法





