[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明实施例涉及一种半导体结构及其制造方法。

背景技术

目前，电子设备对于许多现代应用来说是很重要的。因此，消费者越来越要求更高处理功率、更低电能使用以及更廉价的装置。随着电子产业努力满足这些需求以及更复杂且密度更高的架构，微小化将造成每个晶片的芯片数目与每个芯片的晶体管数目增加，以及降低电力使用。由于电子元件经设计成为更轻、更小、更多功能、更强大、更具可信赖度与更不昂贵，因而晶片级封装(wafer level packaging，WLP)技术已经越来越受欢迎。WLP技术于晶片阶层结合具有不同功能的裸片，并且受到广泛应用，以满足对于电子组件的微小化与更高功能的持续需求。

通常，半导体裸片可经由使用焊料凸块的封装形式而连接到半导体裸片外部的其它装置。可通过初始形成一层凸块下金属层焊料凸块于半导体裸片上而后放置焊料于所述凸块下金属层，以形成所述焊料凸块。在已经放置所述焊料之后，可进行回焊操作，以将所述焊料塑形成为所要的凸块形状。而后，可将所述焊料凸块放置于物理接触所述外部装置，并且可进行另一回焊操作，以接合所述焊料凸块与所述外部装置。在此方式中，可形成物理与电性连接于半导体裸片与外部装置之间，所述外部装置例如印刷电路板、另一半导体裸片、或类似者。在制造工艺中的一些因子，例如脱层与腐蚀问题，可能影响凸块连接的质量。由于WLP技术中凸块连接控制不良，因而持续寻求WLP方法的改进。

发明内容

本发明实施例的一些实施例提供一种制造半导体结构的方法，所述方法包含形成传导层于第一绝缘层上；蚀刻所述传导层的一部分，以暴露所述第一绝缘层的一部分；变形所述第一绝缘层的所述部分的表面，以形成所述第一绝缘层的粗糙表面；以及从所述第一绝缘层的所述粗糙表面移除所述传导层的残留物。

附图说明

为协助读者达到最佳理解效果，建议在阅读本揭露时同时参考附件图示及其详细文字叙述说明。请注意为遵循业界标准作法，本专利说明书中的图式不一定按照正确的比例绘制。在某些图式中，尺寸可能刻意放大或缩小，以协助读者清楚了解其中的讨论内容。

图1是根据本揭露的一些实施例说明半导体结构的的横截面示意图。

图2是根据一些实施例说明制造半导体结构100的方法200的流程图。

图3到16是说明图4的各种操作201到214的横截面图。

具体实施方式

本揭露提供了数个不同的实施方法或实施例，可用于实现本揭露的不同特征。为简化说明起见，本揭露也同时描述了特定零组件与布置的范例。请注意提供这些特定范例的目的仅在于示范，而非予以任何限制。举例来说，在以下说明第一特征如何在第二特征上或上方的叙述中，可能会包括某些实施例，其中第一特征与第二特征为直接接触，而叙述中也可能包括其它不同实施例，其中第一特征与第二特征中间另有其它特征，以致于第一特征与第二特征并不直接接触。此外，本揭露中的各种范例可能使用重复的参考数字和/或文字注记，以使文件更加简单化和明确，这些重复的参考数字与注记不代表不同的实施例与/或配置之间的关联性。

以下详细说明本揭露的实施例。然而，应理解本揭露提供许多可应用的发明概念，可实施于各种特定例子中。本揭露所讨论的特定实施例仅为例示，而非用以限制本揭露的范围。

另外，本揭露在使用与空间相关的叙述词汇，如“在…之下”、“低”、“下”、“上方”、“之上”、“下”、“顶”、“底”和类似词汇时，为便于叙述，其用法均在于描述图示中一个元件或特征与另一个(或多个)元件或特征的相对关系。除了图示中所显示的角度方向外，这些空间相对词汇也用来描述所述装置在使用中以及操作时的可能角度和方向。所述装置的角度方向可能不同(旋转90度或其它方位)，而在本揭露所使用的这些空间相关叙述可以同样方式加以解释。可理解当元件被称为“连接到”或“耦合到”另一元件时，其可直接连接或耦合到另一元件，或是可有中间元件存在。

如本揭露所使用的，“衬底”是指有各种层与装置结构形成于其上的块状衬底(bulksubstrate)。在一些实施例中，块状衬底包含硅或化合物半导体，例如Ga、As、InP、Si/Ge或SiC。所述层的例子包含介电层、掺杂层、多晶硅层、或传导层。所述装置结构的范例包含晶体管、电阻器、与/或电容器，其可经由互连层而互连到额外的集成电路。在一些实施例中，块状衬底包含晶片，例如抛光的晶片、硅磊晶片(epi wafer)、氩退火晶片(argon anneal wafer)、以及绝缘体上硅(silicon on insulator，SOI)晶片。