[发明专利]用于制造FINFET半导体装置的鳍片切割制程

说明书

本发明涉及用于制造FINFET半导体装置的鳍片切割制程，本文中所揭示的一种说明性方法包括形成由多个原始线型特征所构成的原始鳍片形成蚀刻掩膜，以及移除该多个原始线型特征其中至少一者的至少一部分，以便由此界定包含该多个原始线型特征的其余部分的修改后鳍片形成蚀刻掩膜。该方法亦包括在该修改后鳍片形成蚀刻掩膜的该多个原始线型特征的所述其余部分上形成保形材料层，以及进行至少一个蚀刻程序以移除至少部分该保形材料层，并且界定多个鳍片形成沟槽，以便由此在衬底中初始界定多个鳍片。

技术领域

本发明大体上关于半导体装置的制造，并且更具体地说，关于用于制造FinFET半导体装置的新颖鳍片切割程序。

背景技术

在诸如微处理器、储存装置及类似者等现代集积电路中，有限芯片面积上提供非常大量的电路组件，特别是晶体管。晶体管有各种形状及形式，例如平面型晶体管、鳍式场效晶体管(FinFET)、纳米线装置等。此等晶体管一般是NMOS(NFET)或PMOS(PFET)型装置，其中“N”及“P”名称基于产生装置的源极/漏极区所用的掺质类型。所谓的CMOS(互补式金属氧化物半导体)技术或产品指使用NMOS及PMOS晶体管装置两者所制造的集积电路产品。无论晶体管装置是何种实体组态，各晶体管装置皆包含半导体衬底(substrate)中所形成横向隔开的漏极与源极区、置于衬底上面及介于该等源极/漏极区之间的栅极电极结构、以及置于栅极电极与该衬底之间的栅极绝缘层。对栅极电极施加适度控制电压时，漏极区与源极区之间便形成导电沟道区，而且电流自源极区流动至漏极区。

现有的FET是一种平面型装置，其中装置的整个沟道区平行于且稍低于半导电性衬底的平面型上表面而成。与平面型FET相比，有所谓的3D装置，诸如说明性FinFET装置，其是一种三维结构。图1A是半导体材料12上面所形成说明性先前技术的FinFET半导体装置10的一透视图，其中装置10的鳍片14是由衬底12的材料(例如：硅)所制成。装置10包括多个鳍片形成沟槽(fin-formation trenches)13、三个说明性鳍片14、栅极结构16、侧壁间隔物18以及栅极覆盖层20。绝缘材料17(具有上表面17S)在诸鳍片14之间提供电隔离。栅极结构16典型为包含一层绝缘材料(未分别表示)，例如一层高k绝缘材料或二氧化硅，以及一或多个导电材料层，此一或多个导电材料层作用为装置10的栅极电极。鳍片14具有三维组态：高度H、宽度W及长度L。轴向长度L在装置10运作时对应于其内电流行进的方向，亦即对应于装置的栅极长度方向。鳍片14由栅极结构16所包覆的部分是FinFET装置10的沟道区。鳍片14置于间隔物18外侧的部分将会变为装置10的部分源极/漏极区。

在FinFET装置10中，栅极结构16包围鳍片14的两侧及上表面以形成三栅结构，为的是要使用具有三维结构而非平面结构的沟道。在某些情况下，绝缘覆盖层(例如：硅氮化物)置于鳍片14的顶部，并且FinFET装置仅具有双栅结构(仅侧壁)。与平面型FET不同的是，FinFET装置典型为呈现改良型栅极控制，由此降低具有非常小栅极长度的平面型装置上所出现所谓的短沟道效应。因此，就给定的绘图空间(或占位区)而言，FinFET倾向于能够产生显着高于平面型晶体管装置的驱动电流。另外，鳍式场效晶体管装置的漏电流在装置“断开(OFF)”之后，相比于平面型FET的漏电流显着降低，这是因为鳍式场效晶体管装置上“鳍片”沟道有优越的栅极静电控制。简言之，鳍式场效晶体管装置的3D结构相比于平面型场效晶体管为较优越的MOSFET结构，在20nm及更先进的CMOS技术节点特别如此。