[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，方法包括：提供衬底以及位于衬底上分立的鳍部，鳍部延伸方向为第一方向，沿衬底表面与第一方向相垂直的为第二方向；在鳍部露出的衬底上形成覆盖鳍部部分侧壁的隔离结构；在隔离结构露出的鳍部侧壁上形成保护层；形成横跨鳍部的介质层，介质层覆盖部分鳍部顶部和部分保护层，介质层内具有第一开口；以保护层为掩膜沿第二方向刻蚀第一开口露出的部分厚度鳍部，在鳍部内形成鳍部凹槽；在第一开口和鳍部凹槽内填充栅极层；形成栅极层后，去除介质层；在栅极层两侧鳍部内形成源漏掺杂区。本发明栅极层还位于鳍部凹槽内，提高了栅极层对沟道的包覆能力，从而提高半导体结构的栅极结构对沟道的控制能力，改善短沟道效应。

技术领域

本发明涉及半导体领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

但是，现有技术形成的半导体器件的电学性能有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，优化半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底以及位于所述衬底上分立的鳍部，所述鳍部的延伸方向为第一方向，沿所述衬底表面与所述第一方向相垂直的为第二方向；在所述鳍部露出的衬底上形成隔离结构，所述隔离结构覆盖所述鳍部的部分侧壁，且所述隔离结构的顶部低于所述鳍部的顶部；在所述隔离结构露出的鳍部侧壁上形成保护层，所述保护层的材料与所述鳍部的材料不相同，且所述保护层的材料与所述隔离结构的材料不相同；形成横跨所述鳍部的图形化的介质层，所述介质层覆盖部分所述鳍部顶部，且还覆盖部分位于所述鳍部侧壁上的保护层，所述介质层内具有贯穿所述介质层的第一开口；以所述保护层为掩膜，沿所述第二方向刻蚀所述第一开口露出的部分厚度的所述鳍部，在所述鳍部内形成鳍部凹槽；在所述第一开口和鳍部凹槽内填充栅极层；形成所述栅极层后，去除所述介质层；去除所述介质层后，在所述栅极层两侧的鳍部内形成源漏掺杂区。

相应的，本发明还提供一种半导体结构，包括：基底，所述基底包括衬底以及位于所述衬底上分立的鳍部，所述鳍部的延伸方向为第一方向，沿所述衬底表面与所述第一方向相垂直的为第二方向；在所述第二方向上，所述鳍部侧壁内具有鳍部凹槽；隔离结构，位于所述鳍部露出的衬底上，所述隔离结构覆盖所述鳍部的部分侧壁且露出所述鳍部凹槽；横跨所述鳍部的栅极层，所述栅极层覆盖所述鳍部的部分顶部和侧壁表面，且还位于所述鳍部凹槽内；源漏掺杂区，位于所述栅极层两侧的鳍部内。

与现有技术相比，本发明的技术方案具有以下优点：