[发明专利]半导体装置、集成电路结构与半导体装置的形成方法

权利要求书

1.一种半导体装置，包括：

一第一静态随机存取存储器阵列，包括多个静态随机存取存储器单元，其中每一上述静态随机存取存储器单元在布局上具有一第一单元高度；以及

一第一逻辑单元，设置在上述第一静态随机存取存储器阵列之外，其中上述第一逻辑单元在布局上具有上述第一单元高度，

其中上述第一单元高度是在上述静态随机存取存储器单元的一字元线方向上所测量。

2.如权利要求1所述的半导体装置，其中上述第一逻辑单元包括一反向器、一反及栅、一反或栅、一多工器、一锁存器或是一正反器。

3.如权利要求1所述的半导体装置，其中每一上述静态随机存取存储器单元包括一第一数量的半导体鳍，以及上述第一逻辑单元包括上述第一数量的半导体鳍。

4.如权利要求3所述的半导体装置，其中每一上述静态随机存取存储器单元包括一第一长条形接点，电性连接于上述静态随机存取存储器单元的上述第一数量的半导体鳍的至少两者，以及上述第一逻辑单元包括一第二长条形接点，电性连接于上述第一逻辑单元的上述第一数量的半导体鳍的至少两者。

5.如权利要求1所述的半导体装置，其中每一上述静态随机存取存储器单元包括：

一第一对的交互连接的反向器，提供两数据节点；

一第一导通栅晶体管，电性连接于上述第一对的交互连接的反向器；以及

一第二导通栅晶体管，电性连接于上述第一对的交互连接的反向器，

其中上述第一导通栅晶体管与上述第二导通栅晶体管的栅极电性连接于一字元线。

6.如权利要求5所述的半导体装置，其中上述第一对的交互连接的反向器包括：

一第一上拉晶体管以及一第二上拉晶体管；以及

一第一下拉晶体管以及一第二下拉晶体管，

其中上述第一下拉晶体管以及上述第二下拉晶体管与上述第一上拉晶体管以及上述第二上拉晶体管形成交互连接的两反向器。

7.如权利要求6所述的半导体装置，还包括：

一第一金属层，设置在上述第一导通栅晶体管、上述第二导通栅晶体管、上述第一上拉晶体管、上述第二上拉晶体管、上述第一下拉晶体管、上述第二下拉晶体管的上方，包括一位元线以及一第一电源供应线；

其中上述第一上拉晶体管以及上述第二上拉晶体管的源极电性连接于上述第一电源供应线，

其中上述位元线以及上述第一电源供应线的纵向轴在一第一方向，而上述字元线的纵向轴在一第二方向，以及上述第二方向垂直于上述第一方向。

8.如权利要求7所述的半导体装置，其中上述字元线设置在一第二金属层，以及上述第二金属层位于上述第一金属层上方。

9.如权利要求8所述的半导体装置，还包括：

一第三金属层，设置在上述第二金属层的上方，包括一第二电源供应线以及一第三电源供应线，

其中上述第一下拉晶体管以及上述第二下拉晶体管的源极分别电性连接于上述第二电源供应线以及上述第三电源供应线，

其中上述第二电源供应线以及上述第三电源供应线的纵向轴在上述第二方向。

10.一种集成电路结构，包括：

一静态随机存取存储器单元，包括一第一数量的半导体鳍，其中上述静态随机存取存储器单元在布局上具有互相平行的一第一边界以及一第二边界，以及具有互相平行的一第三边界以及一第四边界，其中上述静态随机存取存储器单元具有一第一单元高度，以及上述第一单元高度是从上述第三边界测量至上述第四边界而得到；以及

一逻辑单元，包括上述第一数量的半导体鳍，其中上述逻辑单元具有上述第一单元高度。

11.如权利要求10所述的集成电路结构，其中上述逻辑单元包括一反向器、一反及栅、一反或栅、一多工器、一锁存器或是一正反器。