[实用新型]包含电子芯片的半导体晶圆和集成电路芯片

说明书

技术领域

本公开内容涉及诸如集成电路的电子部件的制造，更具体地，本公开内容的目的在于在半导体晶圆内形成相对于彼此具有低差量(dispersion)的部件。

背景技术

集成电子电路通常从其中形成有大量相同电子芯片的半导体晶圆来制造，所述芯片随后通常通过锯切来相互分离。

电子芯片的制造包括大量的掩蔽步骤，具体操作根据每个掩模的图案来执行，例如掺杂注入、层蚀刻和连接层中的电连接。

传统地，可以观察到晶圆的电子芯片包含诸如电容器、晶体管和存储单元的基础部件，它们显示出由制造引起的特定的特性差量。具体地，给定部件在不同的半导体晶圆中将不总是具有相同的值，在同一半导体晶圆的不同芯片中也不总是具有相同的值。

在特定情况下，这种差量非常重要，例如在期望制造调谐电容器时。

为了克服这种差量，在现有技术中使用许多解决方案，诸如：

–对制造方法施加极其严格的约束：这是昂贵的，并且所得到的差量限制通常在晶圆内仅为±7％的量级；

–对所得到的芯片进行分类并且拒绝坏芯片：如果拒绝差量大于±5％的所有芯片，则这会引起大于10％的效率损失；和/或

–在制造结束时执行激光调整：这当然是昂贵且耗时的技术。

因此，需要能够减小电子电路芯片的制造差量以增加制造效率并避免附加步骤(分类、激光调整…)的方案。

实用新型内容

因此，实施例提供了一种包含电子芯片的半导体晶圆，每个芯片包括第一类型的至少一个部件，该部件与根据芯片在晶圆中的位置而连接或不连接的辅助校正部件相关联。

根据一个实施例，第一类型的部件是电容器，并且辅助部件是与主电容器共享电极并且具有远小于主部件的表面积的辅助电容器，辅助电容器根据芯片在晶圆中的位置而连接或不连接。

根据一个实施例，电容器是ONO类型的。

实施例提供了一种集成电路芯片，通过锯切诸如上述的晶圆而得到。

根据本公开实施例的方案，能够减小电子电路芯片的制造差量以增加制造效率并避免附加步骤。

结合附图，在以下专门的实施例的非限制性描述中详细讨论前述和其他特征以及优势。

附图说明

图1示出了配置在晶圆的各个芯片中的调谐电容器的值，该值取决于这些芯片与晶圆中心的距离；

图2示出了对晶圆的电容调整的策略；

图3示出了差量补偿电容器结构的第一实施例；

图4示出了通过硅晶圆上的步进重复方法所得到的图案的形状；以及

图5示出了差量补偿电容器结构的第二实施例。

具体实施方式

在各个附图中，用相同的参考标号来指定相同的元件，并且进一步，各个附图不按比例绘制。为了清楚，仅示出和描述有助于理解所述实施例的那些步骤和元件。

在本说明书中，为了易于理解，首先将仅考虑特定情况，其中调谐电容器具有硅氧化物-氮化物-氧化物三层作为电介质并且使得它们相对的电极由重掺杂多晶硅制成。这种电容器在这里将称为ONO电容器，并且例如可以用作RF电路的调谐电容器。然而，应该注意，这不是本文所述方法的唯一应用。

本发明人研究了在半导体晶圆中传统制造的ONO电容器的电容的差量。

图1在纵轴上示出了电容器C的值，以及在横轴上示出了与其中制造有至少一个ONO电容器的每个芯片的半导体晶圆的中心的距离r。可以看出，例如，如果电容值在芯片中心处为70pF，则其在芯片外围减小到近似为63pF的值。该实例是在具有200mm直径(8英寸)的晶圆的情况下给出的。

图2示出了半导体晶圆的连续同心区域。应该注意，如果期望所有的ONO电容器在中心处以及晶圆外围处都具有相同的70pF值，则期望在图1的实例的情况下如下这样保持电容器：在中心处(添加0)，向位于第一环中的电容器添加1pF(添加1p)，向位于下一环中的电容器添加2pF(添加2p)，向位于下一环中的电容器添加3pF(添加3p)，向位于下一环中的电容器添加4pF(添加4p)，向位于下一环中的电容器添加5pF(添加5p)，向位于下一环中的电容器添加6pF(添加6p)，以及向位于最后一环中的电容器添加7pF(添加7p)。当然，这种划分为七个区域仅作为实例。可以选择更细的划分(更多区域)或者更粗的划分(更少区域)。