[发明专利]半导体装置

说明书

技术领域

本公开涉及一种半导体装置及其制造方法，且特别涉及一种具有增厚的栅极间隔物的半导体装置及其制造方法。

背景技术

半导体集成电路(IC)工业经历了快速的成长。集成电路材料及设计的技术进步产生了许多集成电路世代，其中每一世代具有比上一世代更小及更复杂的电路。然而，这些进步增加了集成电路工艺及生产的复杂性，而为了让这些进步被实现，工艺及生产需要同步的发展。在集成电路演进的过程，功能密度(亦即，每一芯片面积的互连装置的数量)普遍地增加，然而几何尺寸(亦即，生产工艺可以产生的最小的元件或线)则降低。

持续降低的几何尺寸为半导体的制造带来一些挑战。举例来说，制造过程当中可能会发生微电子元件(例如:源极/漏极与形成于其上的导电接点之间的错位)之间的错位(misalignment)，而可能损害半导体装置或降低其效能。此外，较小的装置尺寸可能造成较显著的寄生电容(parasitic capacitance)，其亦可对半导体装置的效能造成负面影响。

因此，虽然现行的半导体装置及其制造大致上满足其预期的用途，但并非在各层面都令人满意。

发明内容

本公开包括一种半导体装置，其包括晶体管。上述晶体管包括源极/漏极区、栅极结构、设置于栅极结构的侧壁上的栅极间隔物、邻近于栅极间隔物上部设置的第一介电材料、以及邻近于栅极间隔物下部设置的第二介电材料。上述第二介电材料与第一介电材料的材料组成不同

本公开亦包括一种半导体装置，其包括非输入/输出装置。上述非输入/输出装置包括第一源极/漏极、第一栅极结构、设置于第一栅极结构的侧壁上的第一栅极间隔物、设置于第一栅极间隔物旁边的第一层间介电层、设置于第一栅极结构及第一层间介电层上的第一介电层、以及设置于第一源极/漏极上的第一接点(contact)。第一介电层具有第一下凹上表面。第一接点延伸穿过第一层间介电层及第一介电层。上述半导体装置亦包括输入/输出装置。上述输入/输出装置包括第二源极/漏极、第二栅极结构、设置于第二栅极结构的侧壁上的第二栅极间隔物、设置于第二栅极间隔物旁边的第二层间介电层、设置于第二栅极结构及第二层间介电层上的第二介电层、以及设置于第二源极/漏极上的第二接点。第二接点延伸穿过第二层间介电层及第二介电层。第二介电层具有第二下凹上表面。上述第二下凹上表面的深度大于上述第一下凹上表面。

本公开还包括一种半导体装置的制造方法，其包括接收一装置。上述装置包括源极/漏极、栅极、形成于栅极的侧壁上的栅极间隔物、以及形成于源极/漏极上的介电元件。上述栅极间隔物形成于栅极与介电元件之间。形成一凹口于上述介电元件的上表面中。形成介电层于介电元件的上表面及上述凹口的上，使得上述介电层的一部分呈现出下凹的形状。蚀刻出穿过上述介电层及介电元件的接触孔。上述接触孔露出源极/漏极。

附图说明

以下将配合所附图式详述本公开的实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本公开的特征。

图1为一作为例子的半导体装置的立体图。

图2-图8为根据本公开的各实施例所绘示的半导体装置的不同的剖面图。

图9为根据本公开中的实施例所绘示的半导体装置的制造方法的流程图。

附图标记说明：

50～鳍式场效晶体管装置

60～栅极

70～源极

80～漏极

100～半导体装置

110～基板

130～半导体层

140～栅极结构

150～栅极间隔物

160～源极/漏极区

180～层间介电层

200～层间介电层的上表面

200A～下凹的上表面

210～工艺

220～凹口

230～栅极间隔物的侧壁表面的部分

250～介电层

250A～介电层的一部分

260～介电层的上表面

280～层间介电层

300～接触孔

350～源极/漏极接点

400～半导体装置

600～方法

610、620、630、640、650～步骤

具体实施方式