[发明专利]封装结构、叠层封装器件及其形成方法

说明书

揭露封装结构、叠层封装器件及其形成方法。一种封装结构包括第一晶粒、重布线层结构、多个UBM接垫、多个接点以及分隔件。重布线层结构电性连接至第一晶粒。UBM接垫电性连接至重布线层结构。接点电性连接至UBM接垫。分隔件位于重布线层结构上方且环绕接点。

技术领域

本发明实施例是关于封装结构、叠层封装器件及其形成方法。

背景技术

近年来，由于各种电子组件(例如晶体管、二极管、电阻器、电容器等)的集成密度不断提升，半导体工业因而快速成长。这种集成密度的提升，大多是因为最小特征尺寸的持续缩小，因而允许将更多的组件整合在一特定的区域中。

相较于先前的封装件，这些尺寸较小的电子组件占据较小的面积，因而需要较小的封装件。用于半导体的封装件的类型的实例包括四方扁平封装(quad flatpack；QFP)、针格阵列(pin grid array；PGA)、球格阵列(ball grid array；BGA)、覆晶(flip chip；FC)、三维集成电路(three dimensional integrated circuit；3DIC)、晶圆级封装(waferlevelpackage；WLP)以及叠层封装(package onpackage；PoP)器件。在半导体晶圆级上将晶粒置放于晶粒上来制备一些三维集成电路。由于堆叠晶粒之间的内连线长度的减少，这些三维集成电路提供了改良的集成密度以及其他优势，例如较快的速度和较高的带宽(bandwidth)等。然而，仍存在许多与三维集成电路相关的挑战。

发明内容

根据本发明的一些实施例，一种封装结构包括第一晶粒、重布线层结构、多个凸点下金属(under-ball metallurgy；UBM)接垫、多个接点以及分隔件(separator)。重布线层结构电性连接至第一晶粒。UBM接垫电性连接至重布线层结构。接点电性连接至UBM接垫。分隔件位于重布线层结构上方且环绕接点。

附图说明

图1A至图1F为根据一些实施例所示出的叠层封装器件的形成方法的横截面示意图。

图2为图1B的简化上视图。

图3为图1E的区域A的放大图。

图4为根据一些实施例所示出的叠层封装器件的形成方法的流程图。

图5至图7为根据一些实施例所示出的叠层封装器件的横截面示意图。

图8A至图8F为根据其他实施例所示出的叠层封装器件的形成方法的横截面示意图。

图9为图8B的简化上视图。

图10为图8E的区域A的放大图。

图11为根据其他实施例所示出的叠层封装器件的形成方法的流程图。

图12至图15为根据其他实施例所示出的叠层封装器件的横截面示意图。

图16为根据又一些其他实施例所示出的叠层封装器件的形成方法的流程图。

图17至图21为根据又一些其他实施例所示出的叠层封装器件的横截面示意图。

具体实施方式

以下揭露内容提供许多不同的实施例或实例，用于实现所提供标的物的不同特征。以下所描述的构件及配置的具体实例是为了以简化的方式传达本揭露为目的。当然，这些仅仅为实例而非用以限制。举例来说，于以下描述中，在第一特征上方或在第一特征上形成第二特征可包括第二特征与第一特征形成为直接接触的实施例，且亦可包括第二特征与第一特征之间可形成有额外特征使得第二特征与第一特征可不直接接触的实施例。此外，本揭露在各种实例中可使用相同的器件符号和/或字母来指代相同或类似的部件。器件符号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例和/或配置本身之间的关系。