[发明专利]晶体管及其形成方法

说明书

一种晶体管及其形成方法，方法包括：提供衬底；在所述衬底上形成栅极结构；在所述栅极结构两侧的衬底中形成源漏掺杂区；对所述源漏掺杂区进行防扩散离子注入；在防扩散离子注入后，进行退火工艺处理以激活源漏掺杂区中的掺杂离子。本发明提供的晶体管的形成方法，通过对所述源漏掺杂区进行防扩散离子注入，可以有效阻挡掺杂离子由源漏掺杂区向沟道区域的扩散，从而降低短沟道效应的发生几率，进而提高晶体管的电学性能。

技术领域

发明涉及半导体领域，尤其涉及一种晶体管及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET器件的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET的栅至少可以从两侧对超薄体(鳍部)进行控制。与平面MOSFET器件相比，栅对沟道的控制能力更强，从而能够很好的抑制短沟道效应。

但是，现有技术形成的晶体管的电学性能仍有待提高。

发明内容

本发明解决的问题是提供一种晶体管及其形成方法，提高晶体管的电学性能。

为解决上述问题，本发明提供了一种晶体管的形成方法，包括：提供衬底；在所述衬底上形成栅极结构；在所述栅极结构两侧的衬底中形成源漏掺杂区；对所述源漏掺杂区进行防扩散离子注入；在防扩散离子注入后，进行退火工艺处理以激活源漏掺杂区中的掺杂离子。

可选的，所述防扩散离子注入步骤包括：对所述源漏掺杂区进行碳离子或氮离子注入。

可选的，所述防扩散离子注入的离子为碳离子，离子注入的能量范围为5-15keV，剂量范围为1.0E14-2.0E15atm/cm2；或者，所述防扩散离子注入的离子为氮离子，离子注入的能量范围为3-12keV，剂量范围为1.0E14-2.0E15atm/cm2。

可选的，所述形成方法还包括：在衬底上形成栅极结构之后，在栅极结构两侧的衬底中形成源漏掺杂区之前，在所述栅极结构两侧的侧壁上形成第一侧墙；在形成源漏掺杂区之后，进行防扩散离子注入之前，去除所述第一侧墙，露出栅极结构和源漏掺杂区之间的衬底；所述对源漏掺杂区进行防扩散离子注入的步骤中，还对露出的栅极结构和源漏掺杂区之间的衬底进行防扩散离子注入。

可选的，所述第一侧墙的材料为氮化硅。

可选的，所述形成方法还包括：在形成栅极结构之后，形成第一侧墙之前，在栅极结构两侧的侧壁上形成偏移侧墙；对偏移侧墙露出的栅极结构两侧衬底进行轻掺杂离子注入，形成轻掺杂区；对偏移侧墙露出的栅极结构两侧衬底进行口袋离子注入，形成口袋离子注入区；去除所述第一侧墙的步骤中，去除所述第一侧墙露出所述轻掺杂区和所述口袋离子注入区；对所述栅极结构和源漏掺杂区之间的衬底进行防扩散离子注入的步骤包括：对所述轻掺杂区和所述口袋离子注入区进行防扩散离子注入。

可选的，所述形成方法还包括：进行防扩散离子注入之后，进行退火工艺处理之前，形成覆盖栅极结构侧壁的第二侧墙。

可选的，所述第二侧墙的材料为氮化硅。