[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET场效应管的开关速度等好处。

然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。

但是，现有技术形成的半导体器件的性能有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，优化半导体器件的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构的侧壁上形成侧墙，所述侧墙的材料为低k介质材料；在所述侧墙上形成掺氮层，所述掺氮层中氮的原子百分比含量大于所述侧墙中氮的原子百分比含量；形成所述掺氮层后，在所述栅极结构两侧的基底内形成源漏掺杂区；形成覆盖所述栅极结构和基底的层间介质层；在所述层间介质层内形成接触孔插塞，所述接触孔插塞与所述源漏掺杂区相接触。

可选的，所述侧墙的相对介电常数为3.9至7.5。

可选的，所述侧墙的材料为富氧碳氮氧化硅。

可选的，所述富氧碳氮氧化硅中，氧的原子百分比含量为25％至40％。

可选的，形成所述侧墙和掺氮层的步骤包括：形成保形覆盖所述基底和栅极结构的侧墙膜，所述侧墙膜的材料为低k介质材料；对所述侧墙膜进行掺氮工艺；去除所述基底上和栅极结构顶部的侧墙膜，在所述栅极结构的侧壁上形成侧墙，并在所述侧墙上形成掺氮层。

可选的，形成所述侧墙膜的工艺为原子层沉积工艺。

可选的，所述原子层沉积工艺的前驱体为含氧气体。

可选的，所述侧墙膜的材料为富氧碳氮氧化硅，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含Si、C、O和N的前驱体，前驱体的气体总流量为10sccm至1000sccm，工艺温度为25摄氏度至600摄氏度，压强为1毫托至500毫托。

可选的，所述掺氮工艺为等离子体氮化工艺。

可选的，所述掺氮工艺的工艺参数包括：功率为1瓦至500瓦，压强为1毫托至1000毫托，工艺时间为5秒至100秒，反应气体为氮气，辅助气体为氦气，氮气的气体流量为10标准毫升每分钟至1000标准毫升每分钟，氦气的气体流量为1标准毫升每分钟至1000标准毫升每分钟。

可选的，所述侧墙的厚度为10埃至100埃。

可选的，所述半导体结构为鳍式场效应管；提供基底的步骤中，所述基底包括衬底以及凸出于所述衬底的鳍部；在所述基底上形成栅极结构的步骤中，形成横跨所述鳍部且覆盖鳍部部分顶部和侧壁表面的栅极结构；在所述栅极结构两侧的基底内形成源漏掺杂区的步骤中，在所述栅极结构两侧的鳍部内形成所述源漏掺杂区。

可选的，在所述栅极结构两侧的基底内形成源漏掺杂区的步骤包括：刻蚀位于所述栅极结构两侧的部分厚度的鳍部，在所述鳍部内形成凹槽；形成填充满所述凹槽的应力层，并在形成所述应力层的过程中采用原位自掺杂处理形成所述源漏掺杂区；或者，刻蚀位于所述栅极结构两侧的部分厚度的鳍部，在所述鳍部内形成凹槽；形成填充满所述凹槽的应力层；对所述应力层进行掺杂处理形成所述源漏掺杂区。

相应的，本发明还提供一种半导体结构，包括：基底；栅极结构，位于所述基底上；位于所述栅极结构侧壁上的侧墙，所述侧墙的材料为低k介质材料；位于所述侧墙上的掺氮层，所述掺氮层中氮的原子百分比含量大于所述侧墙中氮的原子百分比含量；源漏掺杂区，位于所述栅极结构两侧的基底内；层间介质层，覆盖所述栅极结构和所述基底；位于所述层间介质层内的接触孔插塞，所述接触孔插塞与所述源漏掺杂区相接触。

可选的，所述侧墙的相对介电常数为3.9至7.5。